- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19467 > ADSP-21469KBCZ-3 (Analog Devices Inc)IC DSP 32/40BIT 400MHZ 324BGA PDF資料下載
參數(shù)資料
| 型號： | ADSP-21469KBCZ-3 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 26/72頁 |
| 文件大小： | 0K |
| 描述： | IC DSP 32/40BIT 400MHZ 324BGA |
| 產(chǎn)品變化通告： | Pin Function Change 08/Mar/2012 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點(diǎn) |
| 接口： | DAI，DPI，EBI/EMI，I²C，SCI，SPI，SSP，UART/USART |
| 時(shí)鐘速率： | 400MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 5Mb |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.05V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 324-BGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 324-CSPBGA |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當(dāng)前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
Rev. 0
|
Page 32 of 72
|
June 2010
ADSP-21469
DDR2 SDRAM Write Cycle Timing
Table 29. DDR2 SDRAM Write Cycle Timing, VDD-DDR2 Nominal 1.8 V
200 MHz1
1 In order to ensure proper operation of the DDR2, all the DDR2 guidelines have to be strictly followed (see Engineer-to-Engineer Note No: EE-349).
225 MHz1
Parameter
Min
Max
Min
Max
Unit
Switching Characteristics
tCK
Clock Cycle Time
4.8
4.22
ns
tCH
Minimum Clock Pulse Width
2.35
2.75
2.05
2.45
ns
tCL
Maximum Clock Pulse Width
2.35
2.75
2.05
2.45
ns
tDQSS
2
2 Write command to first DQS delay = WL × t
CK + tDQSS.
DQS Latching Rising Transitions to Associated Clock
Edges
–0.4
0.4
–0.45
0.45
ns
tDS
Last Data Valid to DQS Delay
0.6
0.5
ns
tDH
DQS to First Data Invalid Delay
0.65
0.55
ns
tDSS
DQS Falling Edge to Clock Setup Time
1.95
1.65
ns
tDSH
DQS Falling Edge Hold Time From CK
2.05
1.8
ns
tDQSH
DQS Input HIGH Pulse Width
2.05
1.65
ns
tDQSL
DQS Input LOW Pulse Width
2.0
1.65
ns
tWPRE
Write Preamble
0.8
tCK
tWPST
Write Postamble
0.5
tCK
tAS
Control/address Maximum Delay From DDCK Rise
1.85
1.65
ns
tAH
Control/Address Minimum Delay From DDCK Rise
1.0
0.9
ns
Figure 19. DDR2 SDRAM Controller Output AC Timing
tDS
tDH
tDQSS
tDSH
tDSS
tWPRE
tDQSL
tDQSH
tWPST
DDR2_ADDR
DDR2_CTL
tAS
tAH
DDR2_DATA/DM
DDR2_CLKx
DDR2_DQSn
tCK
tCH
tCL
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS1620S+ | IC THERMOMETER/STAT DIG 8-SOIC |
| XC2C384-10FGG324I | IC CR-II CPLD 384MCELL 324-FBGA |
| MAX31855JASA+ | IC CONV THERMOCOUPLE-DGTL 8SOIC |
| VE-B1N-CW-B1 | CONVERTER MOD DC/DC 18.5V 100W |
| ADSP-21489BSWZ-4B | IC CCD SIGNAL PROCESSOR 176LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21469KBCZ-4 | 功能描述:IC DSP 32/40BIT 450MHZ 324BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:40 系列:TMS320DM64x, DaVinci™ 類型:定點(diǎn) 接口:I²C，McASP，McBSP 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:160kB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:0°C ~ 90°C 安裝類型:表面貼裝 封裝/外殼:548-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:548-FCBGA（27x27） 包裝:托盤 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP21469KBCZENG | 制造商:Analog Devices 功能描述: |
| ADSP-21469KBCZ-ENG | 制造商:Analog Devices 功能描述:FXD PT PROC - Trays |
| ADSP-21469KBCZ-X | 制造商:Analog Devices 功能描述:FXD PT PROC - Trays |
| ADSP-21469KBZ-EN | 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。