- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16530 > EVAL-ADV7173EBZ (Analog Devices Inc)BOARD EVALUATION FOR ADV7173 PDF資料下載
參數(shù)資料
| 型號： | EVAL-ADV7173EBZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 56/60頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVALUATION FOR ADV7173 |
| 標準包裝： | 1 |
| 系列： | Advantiv® |
| 主要目的： | 視頻，視頻處理 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | ADV7173 |
| 主要屬性： | NTSC/PAL 數(shù)字視頻編碼器 |
| 次要屬性： | I²C 接口 |
| 已供物品： | 板 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁當前第56頁第57頁第58頁第59頁第60頁
REV. B
ADV7172/ADV7173
–6–
5 V TIMING SPECIFICATIONS
(VAA = 5 V
5%
1, V
REF = 1.235 V, RSET1 = 600
unless otherwise noted. All specifications TMIN
to TMAX
2 unless otherwise noted.)
Parameter
Conditions
Min
Typ
Max
Unit
MPU PORT3, 4
SCLOCK Frequency
0
400
kHz
SCLOCK High Pulsewidth, t1
0.6
s
SCLOCK Low Pulsewidth, t2
1.3
s
Hold Time (Start Condition), t3
After this period the 1st clock is generated
0.6
s
Setup Time (Start Condition), t4
relevant for repeated Start Condition.
0.6
s
Data Setup Time, t5
100
ns
SDATA, SCLOCK Rise Time, t6
300
ns
SDATA, SCLOCK Fall Time, t7
300
ns
Setup Time (Stop Condition), t8
0.6
s
ANALOG OUTPUTS
3, 5
Analog Output Delay
7ns
DAC Analog Output Skew
0
ns
CLOCK CONTROL AND
PIXEL PORT
5, 6
fCLOCK
27
MHz
Clock High Time, t9
8ns
Clock Low Time, t10
8ns
Data Setup Time, t11
4.0
ns
Data Hold Time, t12
5.0
ns
Control Setup Time, t11
4ns
Control Hold Time, t12
3ns
Digital Output Access Time, t13
15
24
ns
Digital Output Hold Time, t14
10
ns
Pipeline Delay, t15
37
Clock Cycles
TELETEXT PORT
3, 7
Digital Output Access Time, t16
20
ns
Data Setup Time, t17
2ns
Data Hold Time, t18
6ns
RESET CONTROL
3
RESET Low Time
3ns
NOTES
1The max/min specifications are guaranteed over this range. The max/min values are typical over 4.75 V to 5.25 V.
2Temperature range T
MIN to TMAX: 0
°C to 70°C.
3TTL input values are 0 to 3 volts, with input rise/fall times
≤ 3 ns, measured between the 10% and 90% points. Timing reference points at 50% for inputs and
outputs. Analog output load
≤ 10 pF.
4Guaranteed by characterization.
5Output delay measured from the 50% point of the rising edge of CLOCK to the 50% point of full-scale transition.
6Pixel Port consists of the following:
Pixel Inputs:
P7–P0
Pixel Controls:
HSYNC, FIELD/VSYNC, BLANK, VSO, CSO_HSO, CLAMP
Clock Input:
CLOCK
7Teletext Port consists of the following:
Teletext Output:
TTXREQ
Teletext Input:
TTX
Specifications subject to change without notice.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MCP121T-450E/TT | IC SUPERVISOR 4.38V LOW S0T-23B |
| VE-J0H-EZ-S | CONVERTER MOD DC/DC 52V 25W |
| M3TTK-1036R | IDC CABLE - MSD10K/MC10M/MSD10K |
| UVR1V331MPD1TD | CAP ALUM 330UF 35V 20% RADIAL |
| ECC13DRXS-S734 | CONN EDGECARD 26POS DIP .100 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-ADV7174EBM | 制造商:AD 制造商全稱:Analog Devices 功能描述:Chip Scale PAL/NTSC Video Encoder with Advanced Power Management |
| EVAL-ADV7179EBM | 制造商:Analog Devices 功能描述:EVALUATION BOARD IC - Bulk |
| EVAL-ADV7179EBZ | 功能描述:BOARD EVALUATION FOR ADV7179 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081 |
| EVAL-ADV7180-32EBZ | 功能描述:BOARD EVAL FOR ADV7180 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:Advantiv® 標準包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081 |
| EVAL-ADV7180-48EBZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:10-Bit, 4?? Oversampling SDTV Video Decoder |
發(fā)布緊急采購，3分鐘左右您將得到回復。