- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16530 > EVAL-ADV7173EBZ (Analog Devices Inc)BOARD EVALUATION FOR ADV7173 PDF資料下載
參數(shù)資料
| 型號： | EVAL-ADV7173EBZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 8/60頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVALUATION FOR ADV7173 |
| 標準包裝： | 1 |
| 系列： | Advantiv® |
| 主要目的： | 視頻，視頻處理 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | ADV7173 |
| 主要屬性： | NTSC/PAL 數(shù)字視頻編碼器 |
| 次要屬性： | I²C 接口 |
| 已供物品： | 板 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
REV. B
ADV7172/ADV7173
–16–
H/LTRANSITION
COUNT START
LOW
128
RTC
TIME SLOT: 01
14
67 68
NOT USED IN
ADV7172/ADV7173
19
VALID
SAMPLE
INVALID
SAMPLE
FSCPLL INCREMENT1
8/LLC
5 BITS
RESERVED
SEQUENCE
BIT2
RESET
BIT3
RESERVED
4 BITS
RESERVED
21
0
13
14 BITS
RESERVED
0
NOTES
1 FSC PLL INCREMENT IS 22 BITS LONG, VALUE LOADED INTO ADV7172/ADV7173 FSC DDS REGISTER IS FSC PLL INCREMENT BITS 21:0 PLUS BITS 0:9
OF SUBCARRIER FREQUENCY REGISTERS. ALL ZEROS SHOULD BE WRITTEN TO THE SUBCARRIER FREQUENCY REGISTERS OF THE
ADV7172/ADV7173.
2 SEQUENCE BIT
PAL: 0 = LINE NORMAL, 1 = LINE INVERTED
NTSC: 0 = NO CHANGE
3 RESET BIT
RESET ADV7172/ADV7173’s DDS
COMPOSITE
VIDEO
e.g., VCR
OR CABLE
HSYNC
FIELD/
VSYNC
CLOCK
GREEN/COMPOSITE/Y
RED/CHROMA/V
BLUE/LUMA/U
GREEN/COMPOSITE/Y
BLUE/LUMA/U
RED/CHROMA/V
ADV7172/ADV7173
P7–P0
SCRESET/RTC
VIDEO
DECODER
ADV7185
LCC1
GLL
P19-P12
Figure 22. RTC Timing and Connections
Mode 0 (CCIR–656): Slave Option
(Timing Register 0 TR0 = X X X X X 0 0 0)
The ADV7172/ADV7173 is controlled by the SAV (Start Active Video) and EAV (End Active Video) Time Codes in the Pixel Data.
All timing information is transmitted using a 4-byte Synchronization Pattern. A synchronization pattern is sent immediately before
and after each line during active picture and retrace. Mode 0 is illustrated in Figure 23. The
HSYNC, FIELD/VSYNC, and BLANK
(if not used) pins should be tied high during this mode.
Y
C
r Y
F
0
X
Y
8
0
1
0
8
0
1
0
F
0
F
A
B
A
B
A
B
8
0
1
0
8
0
1
0
F
0
X
Y
C
b
Y
C
r
C
b
Y
C
b
Y
C
r
EAV CODE
SAV CODE
ANCILLARY DATA
(HANC)
4 CLOCK
268 CLOCK
1440 CLOCK
4 CLOCK
280 CLOCK
1440 CLOCK
END OF ACTIVE
VIDEO LINE
START OF ACTIVE
VIDEO LINE
ANALOG
VIDEO
INPUT PIXELS
NTSC/PAL M SYSTEM
(525 LlNES/60Hz)
PAL SYSTEM
(625 LINES/50Hz)
Y
Figure 23. Timing Mode 0 (Slave Mode)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MCP121T-450E/TT | IC SUPERVISOR 4.38V LOW S0T-23B |
| VE-J0H-EZ-S | CONVERTER MOD DC/DC 52V 25W |
| M3TTK-1036R | IDC CABLE - MSD10K/MC10M/MSD10K |
| UVR1V331MPD1TD | CAP ALUM 330UF 35V 20% RADIAL |
| ECC13DRXS-S734 | CONN EDGECARD 26POS DIP .100 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-ADV7174EBM | 制造商:AD 制造商全稱:Analog Devices 功能描述:Chip Scale PAL/NTSC Video Encoder with Advanced Power Management |
| EVAL-ADV7179EBM | 制造商:Analog Devices 功能描述:EVALUATION BOARD IC - Bulk |
| EVAL-ADV7179EBZ | 功能描述:BOARD EVALUATION FOR ADV7179 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081 |
| EVAL-ADV7180-32EBZ | 功能描述:BOARD EVAL FOR ADV7180 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:Advantiv® 標準包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081 |
| EVAL-ADV7180-48EBZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:10-Bit, 4?? Oversampling SDTV Video Decoder |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。