參數(shù)資料
型號: FUSION878A
廠商: CONEXANT SYSTEMS
元件分類: 顏色信號轉換
英文描述: COLOR SIGNAL DECODER, PQFP128
封裝: PLASTIC, QFP-128
文件頁數(shù): 162/180頁
文件大?。?/td> 2067K
代理商: FUSION878A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁當前第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
2.0 Functional Description
Fusion 878A
2.18 Digital Audio Packetizer
PCI Video Decoder
2-58
Conexant
100600B
There can be any number of ASCLKs
≥ 16 (usually 16–32 between ALRCK
edges. Thus there may be extra ASCLKs versus collected data bits. There is no
requirement for ASCLK (or ALRCK or ADATA)) to be continuous. A specified
edge of ASCLK is used to sample the other two signals. Each 16-bit sample is
sampled a specified number of ASCLK edges from the edge of ALRCK, which
serves as a word sync.
The Number of Bytes/AudioLine ALP_LEN should be DWORD aligned so a
whole number of L, R sample pairs can be delivered to memory. The start of
audio L, R data capture is asynchronous and is enabled with ACAP_EN. The end
of data capture is synchronized to the VRO code DWORD after ACAP_EN is
disabled.
2.18.6 Data Packet Mode
The serial data on ADATA is again sampled with a programmable ASCLK edge.
Data is collected in bytes (shift-register bit order programmable via DA_MLB).
There are no extra ASCLKs between bytes, but there can be extra ASCLKs
between packets (frames of data bytes). The maximum data rate allowed is 1
MBps or 8 MHz for ASCLK. There is no requirement for the interface signals to
be continuous. The signal ALRCK is used for byte alignment and packet framing.
DA_LRD will be used again to delay sampling of the shift-register to output
packet data bytes (DA_LRD ASCLKs after the leading edge of ALRCK indicates
the first bit of the first byte. Successive bytes are transferred every 8 ASCLKs).
DA_LRI will be used to indicate the edge (0 = rising, 1 = falling) of ALRCK to
use for synchronization.
The Number of Bytes/AudioLine ALP_LEN used here indicates the number
of bytes to collect/count per ALRCK sync/framing signal. There can be extra
ASCLKs or data following this count which will be ignored. The FIFO will only
be sent data that belongs to the packet as specified by ALP_LEN bytes from the
start of each ALRCK frame sync. The start of data capture is enabled via
ACAP_EN and then synchronized to the start of a packet. Thus, the byte
synchronized to ALRCK will be the first data byte in the audio line buffer. The
end of data capture is synchronized to the VRO code DWORD after ACAP_EN is
disabled.
Figure 2-26 illustrates the data packet mode signals.
Figure 2-26. Data Packet Mode Timing
Byte 0
Byte 1
Byte 2
ASCLK
ADATA
ALRCK
LSB
. . .
MSB LSB
. . .
MSB LSB
. . .
MSB
879A_030
相關PDF資料
PDF描述
FVXO-HC53BR-FREQ VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT
FVXO-HC72BR-FREQ VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT
FVXO-HC73B-FREQ VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT
FVXO-LC52BR-FREQ VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT
FVXO-LC72BR-FREQ VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT
相關代理商/技術參數(shù)
參數(shù)描述
FUSZ03 制造商:Honeywell Sensing and Control 功能描述:
FUTURE 1AA PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 2AA PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 2C PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 3D PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: