- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67592 > FUSION878A (CONEXANT SYSTEMS) COLOR SIGNAL DECODER, PQFP128 PDF資料下載
參數(shù)資料
| 型號： | FUSION878A |
| 廠商： | CONEXANT SYSTEMS |
| 元件分類： | 顏色信號轉(zhuǎn)換 |
| 英文描述： | COLOR SIGNAL DECODER, PQFP128 |
| 封裝： | PLASTIC, QFP-128 |
| 文件頁數(shù)： | 176/180頁 |
| 文件大?。?/td> | 2067K |
| 代理商： | FUSION878A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁當(dāng)前第176頁第177頁第178頁第179頁第180頁
Fusion 878A
3.0 Electrical Interfaces
PCI Video Decoder
3.3 General Purpose I/O Port
100600B
Conexant
3-11
I
Data is written to and read from the GPIO pins through the GPDATA signal.
When configured to output signals through the GPIO, information is written to a
GPDATA holding register, which is output to the pin. When configured to input
data from the GPIO, buffered data is read directly from the pin. Illustrated in
Each GPIO pin must be configured either as an input or an output according to
the 24-bit GPOE register. Each bit in the register corresponds to an output driver
for a GPIO pin. A value of 1 in the register enables the output buffer, making the
pin an output pin. A value of 0 in the register disables the output buffer, making
the pin an input pin.
To avoid any conflicts, parts will power-up with the GPOE register set to
0x000000, which means all pins are three-stated and configured as inputs.
Any information written to GPDATA[n] while GPOE[n] is low will be lost.
Take care not to enable the GPOE bits for GPIO pins, set up on the board as input
pins. If you read GPDATA[n] while GPOE[n] is enabled, the value read back will
echo what was last written to the GPDATA holding register. This will likely create
contention on the signal. Avoid enabling GPOE[n] when expecting to read an
external value on GPIO[n].
Normal mode permits PCI burst transfers by providing a 64-DWORD
contiguous address space. Only the lower 24 bits of the 32-bit PCI DWORD are
sent over the GPIO port. An interrupt may be requested through the GPIO[8] pin.
The GPINTR pin is linked to the Interrupt Status Register within the part, and
controls the GPINT bit of that register. The GPINTI and GPINTC bits provide
options for the GPINT bit. The GPINTI bit, when set, inverts the value of the
GPINTR signal immediately after the input buffer. The GPINTC bit provides a
means of registering the GPINTR input. If the GPINTC bit is low, the GPINTR
non-inverted/inverted input will go straight to the GPINT register. If GPINTC is
high, the GPINT bit changes on the rising edge of the non-inverted or inverted
GPINTR input.
Theoretically, the GPIO port can output (write) at a maximum of 11.1 MHz,
and input (read) at a maximum of 8.3 MHz. Normal mode is asynchronous, and it
is therefore difficult to ascertain a definite maximum frequency of operation.
Real world maximum frequencies will be lower than theoretical frequencies
because system configuration and PCI bus availability are limiting factors.
Figure 3-7. GPIO Normal Mode
879A_037
Video
Decoder
Scaler
Video Data
Format Converter
FIFO
DMA Controller
and PCI Initiator
Local Registers
External Circuitry
GPIO Port
24 Bits of General I/O
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FVXO-HC53BR-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-HC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT |
| FVXO-HC73B-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-LC52BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
| FVXO-LC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FUSZ03 | 制造商:Honeywell Sensing and Control 功能描述: |
| FUTURE 1AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2C PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 3D PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。