- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67592 > FUSION878A (CONEXANT SYSTEMS) COLOR SIGNAL DECODER, PQFP128 PDF資料下載
參數(shù)資料
| 型號： | FUSION878A |
| 廠商： | CONEXANT SYSTEMS |
| 元件分類： | 顏色信號轉(zhuǎn)換 |
| 英文描述： | COLOR SIGNAL DECODER, PQFP128 |
| 封裝： | PLASTIC, QFP-128 |
| 文件頁數(shù)： | 95/180頁 |
| 文件大?。?/td> | 2067K |
| 代理商： | FUSION878A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當(dāng)前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
Fusion 878A
1.0 Product Overview
PCI Video Decoder
1.3 Pin Descriptions
100600B
Conexant
1-9
Table 1-2. Pin Descriptions Grouped by Pin Function (1 of 4)
Pin #
Pin Name
I/O
Signal
Description
PCI Interface (50 Pins) (1)
40
CLK
I
Clock
This input provides timing for all PCI transactions. All PCI
signals except RST and INTA are sampled on the rising edge of
CLK, and all other timing parameters are defined with respect to
this edge. The Fusion 878A supports a PCI clock of up to
33.3333 MHz.
127
RST
I
Reset
This input three-states all PCI signals asynchronous to the CLK
signal.
3REQ
O
Request
Agent desires bus.
2GNT
I
Grant
Agent granted bus.
13
IDSEL
I
Initialization
Device Select
This input is used to select the Fusion 878A during
configuration read and write transactions.
4–11,
14–18,
21–23,
34–37,
41–44,
46–53
AD[31:0]
I/O
Address/Data
These three-state, bidirectional I/O pins transfer both address
and data information. A bus transaction consists of an address
phase followed by one or more data phases for either read or
write operations.
The address phase is the clock cycle in which FRAME is first
asserted. During the address phase, AD[31:0] contains a byte
address for I/O operations and a DWORD address for
configuration and memory operations. During data phases,
AD[7:0] contains the least significant byte and AD[31:24]
contains the most significant byte.
Read data is stable and valid when TRDY is asserted and
write data is stable and valid when IRDY is asserted. Data is
transferred during the clocks when both TRDY and IRDY are
asserted.
12, 24,
33, 45
CBE[3:0]
I/O
Bus
Command/Byte
Enable
These three-state, bidirectional I/O pins transfer both bus
command and byte enable information. During the address
phase of a transaction, CBE[3:0] signals contain the bus
command. During the data phase, CBE[3:0] are used as byte
enables. The byte enables are valid for the entire data phase and
determine which byte lanes carry meaningful data. CBE[3]
refers to the most significant byte and CBE[0] refers to the least
significant byte.
32
PAR
I/O
Parity
This three-state, bidirectional I/O pin provides even parity
across AD[31:0] and CBE[3:0]. This means that the number of
1s on PAR, AD[31:0], and CBE[3:0] equals an even number.
PAR is stable and valid one clock after the address phase. For
data phases, PAR is stable and valid one clock after either TRDY
is asserted on a read, or IRDY is asserted on a write. Once valid,
PAR remains valid until one clock after the completion of the
current data phase. PAR and AD[31:0] have the same timing,
but PAR is delayed by one clock. The target drives PAR for read
data phases; the master drives PAR for address and write data
phases.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FVXO-HC53BR-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-HC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT |
| FVXO-HC73B-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-LC52BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
| FVXO-LC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FUSZ03 | 制造商:Honeywell Sensing and Control 功能描述: |
| FUTURE 1AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2C PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 3D PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。