- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375989 > FW82801E (Intel Corp.) Intel 82801E Communications I/O Controller Hub (C-ICH) PDF資料下載
參數(shù)資料
| 型號： | FW82801E |
| 廠商： | Intel Corp. |
| 英文描述： | Intel 82801E Communications I/O Controller Hub (C-ICH) |
| 中文描述： | 英特爾82801E通訊I / O控制器集線器（丙，出血） |
| 文件頁數(shù)： | 65/84頁 |
| 文件大?。?/td> | 1196K |
| 代理商： | FW82801E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁當(dāng)前第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁
Intel
82801E C-ICH
Advance Information Datasheet
65
t74
PIORDY/SIORDY Inactive Pulse Width
48
ns
15
t75
PDIOR#/PDIOW#/SDIOR#/SDIOW# Pulse Width
Low
2,3
15, 16
t76
PDIOR#/PDIOW#/SDIOR#/SDIOW# Pulse Width
High
3,4
15, 16
Table 46. Ultra ATA Timing (Mode 0, Mode 1, Mode 2)
Sym
Parameter (1)
Mode 0 (ns)
Mode 1 (ns)
Mode 2 (ns)
Figure
Min
Max
Min
Max
Min
Max
t80
Sustained Cycle Time (T2cyctyp)
240
160
120
t81
Cycle Time (Tcyc)
112
73
54
18
t82
Two Cycle Time (T2cyc)
230
154
115
18
t83
Data Setup Time (Tds)
15
10
7
18
t84
Data Hold Time (Tdh)
5
5
5
18
t85
Data Valid Setup Time (Tdvs)
70
48
30
18
t86
Data Valid Hold Time (Tdvh)
6
6
6
18
t87
Limited Interlock Time (Tli)
0
150
0
150
0
150
20
t88
Interlock Time w/ Minimum (Tmli)
20
20
20
20
t89
Envelope Time (Tenv)
20
70
20
70
20
70
17
t90
Ready to Pause Time (Trp)
160
125
100
19
t91
DMACK setup/hold Time (Tack)
20
20
20
17,
20
NOTE:
1. The specification symbols in parentheses correspond to the Ultra ATA specification name.
Table 45. IDE PIO & Multiword DMA Mode Timing (Sheet 2 of 2)
Sym
Parameter
Min
Max
Units
Notes
Figure
NOTES:
1. IORDY is internally synchronized. This timing is to guarantee recognition on the next clock.
2. PIORDY sample point from DIOx# assertion and PDIOx# active pulse width is programmable from 2-5 PCI
clocks when the drive mode is Mode 2 or greater. Refer to the ISP field in the IDE Timing Register
3. PIORDY sample point from DIOx# assertion, PDIOx# active pulse width and PDIOx# inactive pulse width
cycle time is the compatible timing when the drive mode is Mode 0/1. Refer to the TIM0/1 field in the IDE
timing register.
4. PDIOx# inactive pulse width is programmable from 1-4 PCI clocks when the drive mode is Mode 2 or
greater. Refer to the RCT field in the IDE Timing Register.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FWB150 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB151 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB1510 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB152 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB154 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW82801E S L5AW | 制造商:Intel 功能描述:I/O Controller Phase Controller 421-Pin BGA |
| FW82801EB | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| FW82801EB S L6TN | 制造商:Intel 功能描述:CONTROLLER: IO CONTROLLER |
| FW82801EB S L73Z | 制造商:Intel 功能描述:I/O Controller Phase Controller 460-Pin BGA |
| FW82801ER | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。