- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370782 > HYB18T256324F-22 (INFINEON TECHNOLOGIES AG) 256-Mbit GDDR3 DRAM [600MHz] PDF資料下載
參數(shù)資料
| 型號： | HYB18T256324F-22 |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 256-Mbit GDDR3 DRAM [600MHz] |
| 中文描述： | 256兆GDDR3顯示內(nèi)存[600MHz的] |
| 文件頁數(shù)： | 36/80頁 |
| 文件大?。?/td> | 2026K |
| 代理商： | HYB18T256324F-22 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁
HYB18T256324F–[16/20/22]
256-Mbit DDR SGRAM
Functional Description
Data Sheet
36
Rev. 1.11, 04-2005
10292004-DOXT-FS0U
Back to back WR commands are possible and produce
a continuous flow of input data. There must be one
NOP cycle between two back to back WR commands.
Any WR burst may be followed by a subsequent RD
command.
Figure 3.7.5
shows the timing requirements
for a WR followed by a RD. A WR may also be followed
by a PRE command to the same bank. t
WR
has to be
met as shown in
Figure 3.7.8
.
Setup and hold time for incoming DQs and DMs relative
to the WDQS edges are specified as
t
DS
and
t
DH
. DQ
and DM input pulse width for each input is defined as
t
DIPW
. The input data is masked if the corresponding DM
signal is high.
All timing parameters are defined with graphics DRAM
terminations on.
Figure 20
Basic Write Burst / DM Timing
Note:: WDQS can only transition when data is applied at the chip input and during pre- and postambles
Table 22
WDQS
WDQS0
WDQS1
WDQS2
WDQS3
Mapping of WDQS and DM signals
Data mask signal
DM0
DM1
DM2
DM3
Controlled DQs
DQ0 - DQ7
DQ8 - DQ15
DQ16 - DQ23
DQ24 - DQ31
$1
T
$(
$-X
$-X 2EPRESENTS ONE $- LINE
$ONgT #ARE
T
$(
T
$3
T
$(
T
$3
$ATA MASKED
MIN T
$133
$ATA MASKED
$
$
$
$
#,+
#,+
T
702%
T
7034
0REAMBLE
0OSTAMBLE
MAX T
$1 33
T
$1 33
T
$3
T
$1 3,
T
$13
(
T
$1 3
(
T
$)07
T
$)07
NOMINAL 7$13
LATE 7$13
EARLY 7$13
7$13
7$13
7$13
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYB18T256400AFL-3 | 256 Mbi t DDR2 SDRAM |
| HYB18T256160A-3S | 256 Mbi t DDR2 SDRAM |
| HYB18T256800AFL-3 | 256 Mbi t DDR2 SDRAM |
| HYB18T256400AFL-37 | 256 Mbi t DDR2 SDRAM |
| HYB18T256800AFL-37 | 256 Mbi t DDR2 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYB18T256400AF-3.7 | 制造商:Infineon Technologies AG 功能描述:64M X 4 DDR DRAM, 0.5 ns, PBGA60 |
| HYB18T256400AF-5 | 制造商:Infineon Technologies AG 功能描述:SDRAM, DDR, 64M x 4, 60 Pin, Plastic, BGA |
| HYB18T256800AF-5 | 制造商:Infineon Technologies AG 功能描述: |
| HYB18T512161BF-25 | 制造商:Qimonda 功能描述:SDRAM, DDR, 32M x 16, 84 Pin, Plastic, BGA |
| HYB18T512400AF-5 | 制造商:Intersil Corporation 功能描述:SDRAM, DDR, 128M x 4, 60 Pin, Plastic, BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。