- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄224103 > K4B4G0846B-MCF80 512M X 8 DDR DRAM, 0.3 ns, PBGA78 PDF資料下載
參數(shù)資料
| 型號(hào)： | K4B4G0846B-MCF80 |
| 元件分類： | DRAM |
| 英文描述： | 512M X 8 DDR DRAM, 0.3 ns, PBGA78 |
| 封裝： | HALOGEN FREE AND ROHS COMPLIANT, FBGA-78 |
| 文件頁數(shù)： | 50/59頁 |
| 文件大?。?/td> | 1079K |
| 代理商： | K4B4G0846B-MCF80 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁
Page 54 of 59
Rev. 1.0 March 2009
DDP 4Gb DDR3 SDRAM
K4B4G0446B
K4B4G0846B
Figure 24 - Illustration of tangent line for hold time tDH (for DQ with respect to strobe) and tIH
(for ADD/CMD with respect to clock)
VSS
Hold Slew Rate
Delta TF
Delta TR
tangent line [ VIH(DC)min - VREF(DC) ]
Delta TF
=
VDDQ
VIH(AC) min
VIH(DC) min
VREF(DC)
VIL(DC) max
VIL(AC) max
tangent
dc to VREF
region
dc to VREF
region
line
nominal
line
nominal
line
Falling Signal
Hold Slew Rate tangent line [ VREF(DC) - VIL(DC)max ]
Delta TR
=
Rising Signal
CK
tIS
tIH
tIS
tIH
Note :Clock and Strobe are drawn on a different time scale.
tDS
tDH
tDS
tDH
DQS
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| K4E640411D-TC500 | 16M X 4 EDO DRAM, 50 ns, PDSO32 |
| K4F640411C-TC500 | 16M X 4 FAST PAGE DRAM, 50 ns, PDSO32 |
| K4F640412C-JC450 | 16M X 4 FAST PAGE DRAM, 45 ns, PDSO32 |
| K4T1G044QC-ZCLE6 | 256M X 4 DDR DRAM, 0.45 ns, PBGA60 |
| K4T56163QI-ZLD50 | 16M X 16 SYNCHRONOUS DRAM, 0.5 ns, PBGA84 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| K4B4G0846B-MCH9 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDP 4Gb B-die DDR3 SDRAM Specification |
| K4B4G0846D-BCK0000 | 制造商:Samsung Semiconductor 功能描述: |
| K4B4G1646B-HCH9000 | 制造商:Samsung Semiconductor 功能描述: |
| K4B4G1646B-HCK000 | 制造商:Samsung Semiconductor 功能描述: |
| K4B4G1646B-HCK0000 | 制造商:Samsung 功能描述:DDR SGRAM X16 TSOP2 - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。