- 您現在的位置：買賣IC網 > PDF目錄382649 > TMX320TCI6482ZTZ (Texas Instruments, Inc.) Communications Infrastructure Digital Signal Processor PDF資料下載
參數資料
| 型號： | TMX320TCI6482ZTZ |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數字信號處理 |
| 英文描述： | Communications Infrastructure Digital Signal Processor |
| 中文描述： | 通信基礎設施的數字信號處理器 |
| 文件頁數： | 35/255頁 |
| 文件大小： | 1893K |
| 代理商： | TMX320TCI6482ZTZ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁
www.ti.com
TMS320TCI6482
Communications Infrastructure Digital Signal Processor
SPRS246F–APRIL 2005–REVISED MAY 2007
Table 2-3. Terminal Functions (continued)
SIGNAL
NAME
MULTICHANNEL BUFFERED SERIAL PORT 1 AND MULTICHANNEL BUFFERED SERIAL PORT 0 (McBSP1 and McBSP0)
McBSP external clock source (as opposed to internal) (
I
)
CLKS
AJ4
I
IPD
[shared by McBSP1 and McBSP0]
MULTICHANNEL BUFFERED SERIAL PORT 1 (McBSP1)
CLKR1/GP[0]
AF4
I/O/Z
IPD
McBSP1 receive clock (
I/O/Z
) or GP[0] (
I/O/Z
) [default]
VLYNQ transmit data pin [2] (
O
) or McBSP1 receive frame sync (
I/O/Z
) or
VTXD2/FSR1/GP[10]
AE5
I/O/Z
IPD
GP[10] (
I/O/Z
)[default]
VLYNQ transmit data pin [0] (
O
) or McBSP1 receive data (
I
) or GP[8] (
I/O/Z
)
VTXD0/DR1/GP[8]
AH5
I/O/Z
IPD
[default]
VLYNQ transmit data pin [1] (
O
) or McBSP1 transmit data (
O/Z
) or GP[9]
VTXD1/DX1/GP[9]
AG5
I/O/Z
IPD
(
I/O/Z
) [default]
VLYNQ transmit data pin [3] (
O
) or McBSP1 transmit frame sync (
I/O/Z
) or
VTXD3/FSX1/GP[11]
AG4
I/O/Z
IPD
GP[11] (
I/O/Z
) [default]
CLKX1/GP[3]
AF5
I/O/Z
IPD
McBSP1 transmit clock (
I/O/Z
) or GP[3] (
I/O/Z
) [default]
MULTICHANNEL BUFFERED SERIAL PORT 0 (McBSP0)
VCLK/CLKR0
AG1
I/O/Z
IPU
VLYNQ (
I/O
) [default] or McBSP0 receive clock (
I/O/Z
)
VRXD2/FSR0
AH3
I/O/Z
IPD
VLYNQ receive data pin [2] (
I
) [default] or McBSP0 receive frame sync (
I/O/Z
)
VRXD0/DR0
AJ5
I
IPD
VLYNQ receive data pin [0] (
I
) [default] or McBSP0 receive data (
I
)
AF6
I/O/Z
IPD
VLYNQ receive data pin [1] (
I
) [default] or McBSP0 transmit data (
O/Z
)
VRXD3/FSX0
AJ3
I/O/Z
IPD
VLYNQ receive data pin [3] (
I
) [default] or McBSP0 transmit frame sync (
I/O/Z
)
VSCRUN/CLKX0
AG6
I/O/Z
IPU
VLYNQ serial clock run request (
I/O
) [default] or McBSP0 transmit clock (
I/O/Z
)
UNIVERSAL TEST AND OPERATIONS PHY INTERFACE for ASYNCHRONOUS TRANSFER MODE (ATM) [UTOPIA SLAVE]
UTOPIA SLAVE (ATM CONTROLLER) - TRANSMIT INTERFACE
Source clock for UTOPIA transmit driven by Master ATM Controller.
When the UTOPIA peripheral is disabled (UTOPIA_EN [AEA12 pin] = 0), this
UXCLK/MTCLK/
N4
I/O/Z
pin is either EMAC MII transmit clock (MTCLK) or the EMAC RMII reference
RMREFCLK
clock. The EMAC function is controlled by the MACSEL[1:0] (AEA[10:9] pins).
For more detailed information, see
Section 3
,
Device Configuration
.
Transmit cell available status output signal from UTOPIA Slave.
0 indicates a complete cell is NOT available for transmit
UXCLAV/GMTCLK
K5
I/O/Z
1 indicates a complete cell is available for transmit
When the UTOPIA peripheral is disabled (UTOPIA_EN [AEA12 pin] = 0), this
pin is EMAC GMII transmit clock. MACSEL[1:0] dependent.
UTOPIA transmit interface enable input signal. Asserted by the Master ATM
Controller to indicate that the UTOPIA Slave should put out on the Transmit
Data Bus the first byte of valid data and the UXSOC signal in the next clock
UXENB/MTXEN/
J5
I/O/Z
cycle.
RMTXEN
When the UTOPIA peripheral is disabled (UTOPIA_EN [AEA12 pin] = 0), this
pin is either the EMAC MII transmit enable [default] or EMAC RMII transmit
enable or EMAC GMII transmit enable. MACSEL[1:0] dependent.
Transmit Start-of-Cell signal. This signal is output by the UTOPIA Slave on the
rising edge of the UXCLK, indicating that the first valid byte of the cell is
available on the 8-bit Transmit Data Bus (UXDATA[7:0]).
UXSOC/MCOL
K3
I/O/Z
When the UTOPIA peripheral is disabled (UTOPIA_EN [AEA12 pin] = 0), this
pin is either the EMAC MII collision sense or EMAC GMII collision sense.
MACSEL[1:0] dependent.
UXADDR4/MDCLK
M5
I
UTOPIA transmit address pins (UXADDR[4:0]) (
I
)
As UTOPIA transmit address pins, UTOPIA_EN (AEA12 pin) = 1:
UXADDR3/MDIO
N3
I
5-bit Slave transmit address input pins driven by the Master ATM Controller
UXADDR2/PCBE3
P5
I
to identify and select one of the Slave devices (up to 31 possible) in the
ATM System.
UXADDR1/PIDSEL
R3
I
TYPE
(1)
IPD/IPU
(2)
DESCRIPTION
NO.
When the UTOPIA peripheral is disabled (UTOPIA_EN [AEA12 pin] = 0) and if
the PCI_EN pin = 1, these pins are PCI peripheral pins:
PCI command/byte enable 3(PCBE3) [
I/O/Z
],
PCI initialization device select (PIDSEL) [
I
], and
PCI target ready (PTRDY) [
I/O/Z
].
UXADDR0/PTRDY
P4
I
Submit Documentation Feedback
Device Overview
35
相關PDF資料 |
PDF描述 |
|---|---|
| TMX320TCI6482ZTZ8 | Communications Infrastructure Digital Signal Processor |
| TMX320TCI6482ZTZA | Communications Infrastructure Digital Signal Processor |
| TMX320TCI6482ZTZA8 | Communications Infrastructure Digital Signal Processor |
| TMX380SRAFNL | Communications Interface |
| TMX70A2400AJDL | Modem Controller |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TMX320TCI6616XCYP | 制造商:Texas Instruments 功能描述: |
| TMX320VC33PGE | 制造商:Texas Instruments 功能描述: |
| TMX320VC5401PGE50 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMX320VC5402GGLL100 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMX320VC5402GGU100 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。