
PRELIMINARY DATA SHEET
VPX 3225D, VPX 3224D
42
Micronas
––
*************************************************************
––
––
This is the BSDL for the 44-Pin Version of the VPXD design.
––
––
*************************************************************
Library IEEE;
Use work.STD_1149_1_1990.ALL;
Entity VPXD_44 is
Generic (Physical_Pin_Map:string :=
”
UNDEFINED
”
);
Port(
––
define ports
TDI,TCK,TMS:
TDO,HREF,VREF,FIELD:
A:
PVDD,PVSS:
PIXCLK:
OEQ:
LLC, VACT:
B:
SDA,SCL:
VSS,XTAL2,XTAL1,VDD:
RESQ:
AVDD,AVSS,VRT,ISGND:
CIN,VIN1,VIN2,VIN3:
in bit;
out bit;
out bit_vector(7 downto 0);
linkage bit;
out bit;
in bit;
out bit;
out bit_vector(7 downto 0);
inout bit;
linkage bit;
in bit;
linkage bit;
in bit
);
Attribute Pin_Map of VPXD_44 : Entity is Physical_Pin_Map;
constant Package_44 : Pin_Map_String :=
”
TDI
: 1
”
&
”
TCK
: 2
”
&
”
TDO
: 3
”
&
”
HREF
: 4
”
&
”
VREF
: 5
”
&
”
FIELD
: 6
”
&
”
A
: (7,8,9,10,14,15,16,17)
”
&
”
PVDD
: 11
”
&
”
PIXCLK : 12
”
&
”
PVSS
: 13
”
&
”
OEQ
: 18
”
&
”
LLC
: 19
”
&
”
VACT
: 20
”
&
”
B
: (21,22,23,24,25,26,27,28),
”
&
”
SDA
: 29
”
&
”
SCL
: 30
”
&
”
RESQ
: 31
”
&
”
VSS
: 32
”
&
”
VDD
: 33
”
&
”
XTAL2
: 34
”
&
”
XTAL1
: 35
”
&
”
AVDD
: 36
”
&
”
CIN
: 37
”
&
”
AVSS
: 38
”
&
”
VIN1
: 39
”
&
”
VIN2
: 40
”
&
”
VRT
: 41
”
&
”
VIN3
: 42
”
&
”
ISGND
: 43
”
&
”
TMS
: 44
”
;
––
map pins to signals
Attribute Tap_Scan_In
Attribute Tap_Scan_Mode of TMS
Attribute Tap_Scan_Out
Attribute Tap_Scan_Clock of TCK
of TDI
: signal is true;
: signal is true;
: signal is true;
: signal is (10.0e6,Both);
––
define JTAG Controls
of TDO
––
max frequency and levels TCK can be stopped at.
Attribute Instruction_Length
of VPXD_44: entity is 3;
––
define instr. length
Attribute Instruction_Opcode
”
EXTEST
of VPXD_44: entity is
(000),
”
&
––
External Test