- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359412 > VPX3224D (Electronic Theatre Controls, Inc.) Video Pixel Decoders PDF資料下載
參數(shù)資料
| 型號： | VPX3224D |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Video Pixel Decoders |
| 中文描述： | 視頻解碼器像素 |
| 文件頁數(shù)： | 69/92頁 |
| 文件大?。?/td> | 672K |
| 代理商： | VPX3224D |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁當(dāng)前第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁
VPX 3225D, VPX 3224D
PRELIMINARY DATA SHEET
69
Micronas
I
2
C-Registers VPX Back-End
Name
Default
Function
Mode
Number
of bits
Address
Hex
Output
h’F8
8
w
Pad Driver Strength – TTL Output Pads Typ A
DRIVER_A
bit [2:0] :
Driver strength of Port A[7:0]
stra1
bit [5:3] :
Driver strength of PIXCLK, LLC, and VACT
stra2
bit [7:6] :
additional PIXCLK driver strength
strength = bit [5:3] | {bit [7:6], 0}
stra3
h’F9
8
w
Pad Driver Strength – TTL Output Pads Typ B
DRIVER_B
bit [2:0] :
Driver strength of Port B[7:0]
strb1
bit [5:3] :
Driver strength of HREF, VREF, FIELD, and LLC2
strb2
bit [7:6] :
reserved (must be set to zero)
h’F2
8
w
Output Enable
OENA
direct
bit [0] :
1
0
Enable Video Port A
Disable / High Impedance Mode
aen
direct
bit [1] :
1
0
Enable Video Port B
Disable / High Impedance Mode
ben
direct
bit [2] :
1
0
Enable Pixclk Output
Disable / High Impedance Mode
clken
direct
bit [3] :
1
0
Enable HREF, VREF, FIELD, VACT, LLC, LLC2
Disable / High Impedance Mode
zen
direct
bit[4]
1
Enable LLC2 to TDO pin
(if JTAG interface is in Test-Logic-Reset State)
Disable LLC2
0
llc2en
direct
bit [5] :
1
0
no delay of OEQ input signal
1 LLC cycle delay of OEQ input signal (if bit [6] = 1)
oeqdel
direct
bit [6] :
1
0
latch OEQ input signal with rising edge of LLC
don’t latch OEQ input signal
latoeq
direct
bit [7] :
1
disable OEQ pin function
oeq_dis
h’AA
8
w
Low power mode, LLC mode
LLC
bit [1:0] :
Low power mode
active mode, outputs enabled
outputs tri-stated; clock divided by 2, I
2
C full speed
outputs tri-stated; clock divided by 4, I
2
C full speed
outputs tri-stated; clock divided by 8, I
2
C < 100 kbit/s
00
01
10
11
lowpow
bit [2] :
I
2
C reset
iresen
bit [3] :
1
0
connect LLC2 to TDO pin
connect bit[4] to TDO pin
llc2
bit [4] :
if bit[3] then bit[4] defines LLC2 polarity
else bit[4] is connected to TDO pin
llc2_pol
bit [5] :
switch-off slicer
(if slowpow = 1 then all slicer registers are reset).
slowpow
bit [6] :
1
0
use old llc timing with long hold time
use new llc timing with shorter hold time
(version D4 only)
oldllc
bit [7] :
reserved (must be set to zero)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VPX3224E | Video Pixel Decoders |
| VPX322XE | Video Pixel Decoders |
| VQ1000J | N-Channel Enhancement-Mode MOSFET Transistor(最小漏源擊穿電壓60V,夾斷電流0.225A的N溝道增強(qiáng)型MOSFET晶體管) |
| VQ1000J | N-Channel 60-V (D-S) MOSFET |
| VQ1001J | Dual N-Channel 30-V (D-S) MOSFET with Schottky Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| VPX3224D-C3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| VPX3224E | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Video Pixel Decoders |
| VPX3225D | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video Pixel Decoders |
| VPX3225D-C3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| VPX3225E | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Video Pixel Decoders |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。