- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67967 > MC68HC05G3 (MOTOROLA INC) 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | MC68HC05G3 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | QFP-80 |
| 文件頁數(shù)： | 81/128頁 |
| 文件大?。?/td> | 290K |
| 代理商： | MC68HC05G3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁當前第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
Page 46
MOTOROLA
Section 5: RESET/ INTERRUPT STRUCTURE
MC68HC05G3 (705G4) Specification Rev. 1.1
5.1.1
SOFTWARE INTERRUPT (SWI)
SWI is an executable instruction rather than a prioritized asynchronous interrupt source. In
a sense, it is lower in priority than any source because once any interrupt sequence has
begun, SWI cannot override it. In another sense, it is higher in priority than any sources
except reset because once the SWI opcode is fetched, no other sources can be honored
until after the first instruction in the SWI service routine has been executed. The interrupt
service routine address is specified by the contents of memory locations $FFFC and
$FFFD. SWI causes the I mask bit in the CC register to be set.
5.2
INTERRUPTS OF THE MC68HC05G3 (705G4)
The HC05G3 (705G4) has six hardware interrupt sources: IRQ1 and IRQ2, key wakeup
interrupt (KWI), timer 1 (TOI, ICI, OC1I), timer 2 (TI2I, OC2I), serial transfer complete
interrupt (SPI1 and SPI2), and time base interrupt (TBI).
5.2.1
IRQ1/IRQ2
The two interrupt request inputs, IRQ1 and IRQ2, share same the vector address at $FFFA
and $FFFB.
Two IRQ1S and IRQ2S bits in the interrupt control register (INTCR) control two IRQs,
respectively, so that IRQ1 and IRQ2 respond only to the falling edge or falling edge and low
level at the pin. IRQ1 and IRQ2 are enabled by IRQ1E and IRQ2E bits and IRQ1F and
IRQ2F bits are provided in the interrupt status register (INTSR).
IRQ1 and IRQ2 pins are shared with PC7 and PC6 and the IRQ
x pin states can be
determined by reading port C pins when DDRC7/6 = 0. The BIL and BIH instructions are
only effective for the IRQ1 input.
When DDRC7/6 =1, the IRQ
xF can be set by the data latch. Therefore, care must be taken
to ensure the flag is cleared by software before the IRQ
xE bit is enabled.
相關PDF資料 |
PDF描述 |
|---|---|
| MC68HC705J5ACJP | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDIP16 |
| MC68HC705J5ACP | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDIP20 |
| MC68HC05J5AJDW | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO16 |
| MC68HRC705J5ACDW | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20 |
| MC68HRC05J5ADW | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO20 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC05J1 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
| MC68HC05J1A | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ACDW | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ACP | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ADW | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
發(fā)布緊急采購，3分鐘左右您將得到回復。