L
G
R
Table of Contents
General Release Specification
MC68HC(7)05H12
—
Rev. 1.0
8
Table of Contents
MOTOROLA
10.5.2
10.5.3
10.6
SPI Status Register (SPSR) . . . . . . . . . . . . . . . . . . . . . . .123
SPI Data I/O Register (SPDAT) . . . . . . . . . . . . . . . . . . . .124
SPI During WAIT Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . .124
Section 11. Serial Communications Interface (SCI)
11.1
11.2
11.3
11.4
11.4.1
11.4.2
11.5
11.6
11.7
11.8
11.8.1
11.8.2
11.8.3
11.8.4
11.8.5
11.9
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .125
Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .130
Receiver Wake-up Operation . . . . . . . . . . . . . . . . . . . . . . . . .130
Idle Line Wake-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .131
Address Mark Wake-up. . . . . . . . . . . . . . . . . . . . . . . . . . .131
Receive Data (RDI). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132
Start Bit Detection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .132
Transmit Data (TDO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
Serial Communications Data Register (SCDAT). . . . . . . .135
Serial Communications Control Register 1 (SCCR1) . . . .136
Serial Communications Control Register 2 (SCCR2) . . . .137
Serial Communications Status Register (SCSR) . . . . . . .138
Baud Rate Register (BAUD) . . . . . . . . . . . . . . . . . . . . . . .140
SCI During WAIT Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . .142
Section 12. Analog to Digital Converter
12.1
12.2
12.3
12.4
12.5
12.6
12.6.1
12.6.2
12.7
12.8
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .143
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .144
A/D Principle. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .144
A/D Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
Internal and Master Oscillator. . . . . . . . . . . . . . . . . . . . . . . . .145
A/D Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .146
A/D Status and Control Register (ADSCR). . . . . . . . . . . .146
A/D Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148
A/D During WAIT Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148
Analog Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148