- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371379 > 23913A Embedded AMD-K6 Processors BIOS Design Guide Application Note? 1.33MB (PDF) PDF資料下載
參數(shù)資料
| 型號(hào)： | 23913A |
| 英文描述： | Embedded AMD-K6 Processors BIOS Design Guide Application Note? 1.33MB (PDF) |
| 中文描述： | 嵌入式的AMD - K6處理器的BIOS設(shè)計(jì)指南應(yīng)用筆記？ 1.33MB（PDF格式） |
| 文件頁(yè)數(shù)： | 97/98頁(yè) |
| 文件大?。?/td> | 1365K |
| 代理商： | 23913A |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)當(dāng)前第97頁(yè)第98頁(yè)
85
23913A/0—November 2000
Embedded AMD-K6 Processors BIOS Design Guide
Preliminary Information
P
Page Flush . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Page Flush/Invalidate Register (PFIR)
models 8
[F:8], 9, and D . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
PBF Field. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Performance
EWBEC field settings (table) . . . . . . . . . . . . . . . . . . . . . . 26
L2 cache disable setting. . . . . . . . . . . . . . . . . . . . . . . . . . . 39
merging multiple write cycles . . . . . . . . . . . . . . . . . . . . . . 30
tuning. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11, 57
write allocation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
write ordering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
25–26
PF Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Physical
address generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
base address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Pin Bus Frequency Divisor Field. . . . . . . . . . . . . . . . . . . . . . 46
Pipelining
support. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
write allocation methods . . . . . . . . . . . . . . . . . . . . . . . . . . 69
POPFD Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
POST Routine
VIDC bit setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Processor
BIOS boot strings . . . . . . . . . . . . . . . . . . . . . . . . . . . 6, 11, 66
bus frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
determining signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
displaying name . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6, 11, 66
extended functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
identifying supported features . . . . . . . . . . . . . . . . . . . . . 63
identifying vendor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
name string . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
recognition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
signature (extended function). . . . . . . . . . . . . . . . . . . 66, 75
signature (standard function) . . . . . . . . . . . . . . . . . . . . . . 72
signatures for embedded AMD processors (table) . . . . . 62
speed detection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
standard functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
state after INIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
state after RESET (table) . . . . . . . . . . . . . . . . . . . . . . . . 8–9
steppings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Processor State Observability Register (PSOR)
model D low-power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
models 8
[F:8], 9, and standard-power D . . . . . . . . . . . . . 34
Processor-to-Bus Clock Ratios
model D low-power (table). . . . . . . . . . . . . . . . . . . . . . . . . 47
model D standard-power (table) . . . . . . . . . . . . . . . . . . . . 35
models 8
[F:8]) and 9 (table) . . . . . . . . . . . . . . . . . . . . . . . 35
PUSHFD Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
R
RDMSR Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14, 16
L2 tag or data selection . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
RDTSC Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Read-Only Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Real-Time Clock (RTC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Refresh. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Registers
enhanced power management (EPMR) . . . . . . . . . . . . . . 54
extended feature enable (EFER) . . . . . . . . . . . . . 18, 24, 39
level-2 cache array access (L2AAR) . . . . . . . . . . . . . . 40, 48
machine-check address (MCAR) . . . . . . . . . . . . . . . . . . . . 16
machine-check type (MCTR) . . . . . . . . . . . . . . . . . . . . . . . 16
page flush/invalidate (PFIR) . . . . . . . . . . . . . . . . . . . . . . . 36
processor state observability (PSOR). . . . . . . . . . 34, 40, 46
states after RESET and INIT. . . . . . . . . . . . . . . . . . . . . . . . 8
SYSCALL/SYSRET target address (STAR) . . . . . . . . . . . 22
test 12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
time stamp counter (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . 16
UC/WC cacheability control (UWCCR) . . . . . . . . . . . . . . 30
write handling control (WHCR) . . . . . . . . . . . . . . . . . 19, 27
RESET Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8, 34
RESET State
model 8/[F:8] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
models 7 and 8
[7:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
models 9 and D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9
S
SGTC Field. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56
SMI# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9, 13
Snoop Cycles
not supported during EPM stop grant state . . . . . . . . . . .55
Software
memory controller setup. . . . . . . . . . . . . . . . . . . . . . . . . . .69
timing dependencies. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
Special Bus Cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
Speed Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
Standard Features
flag descriptions (table) . . . . . . . . . . . . . . . . . . . . . . . . . . .74
standard and extended feature bits (table) . . . . . . . . . . .63
Standard Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72
State-Save Map Differences . . . . . . . . . . . . . . . . . . . . . . . . . .13
STEP Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
Stepping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34
Stepping ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72, 75
STI Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59
Stop Grant Time-out Counter Field. . . . . . . . . . . . . . . . . . . .56
Streaming SIMD Extensions (SSE) . . . . . . . . . . . . . . . . . . . .65
SYSCALL Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . .18, 22
SYSCALL/SYSRET Target Address Register (STAR)
models 8
[F:8], 9, and D. . . . . . . . . . . . . . . . . . . . . . . . . . . .22
SYSENTER Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
SYSEXIT Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61
SYSRET Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18, 22
System Management Mode (SMM) . . . . . . . . . . . . . . . . . . . .13
I/O trap dword differences . . . . . . . . . . . . . . . . . . . . . . . . .13
issues. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
state-save map differences . . . . . . . . . . . . . . . . . . . . . . . . .13
T
Test Register 12 (TR12) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
Time Stamp Counter (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . .16
TLB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
U
UC/WC Cacheability Control Register (UWCCR)
model 8
[F:8], 9, and D . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
valid masks and range sizes (table). . . . . . . . . . . . . . . . . .32
Uncacheable (UC) Memory . . . . . . . . . . . . . . . . . . . . . . . . . .30
V
Vendor Identification String . . . . . . . . . . . . . . . . . . . . . . . . .72
VID Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
VID[4:0] Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
VIDC Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56
VIDO Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56
Voltage ID Control Bit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56
Voltage ID Output Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . .56
W
WAE15M Bit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
WAELIM Field. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20, 69
WBINVD Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
WC/UC Memory Type for UWCCR Register (table) . . . . . .31
WCDE Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
Write Allocation
methods . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20
WAELIM. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
WCDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 23976 | Utilizing the Page Mode Am29PDS32x for Maximum Performance |
| 23986 | Active High 3.3V EconoReset |
| 23A-030G | Signal Conditioner |
| 23A-100G | Signal Conditioner |
| 23A-250G | Signal Conditioner |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 239-14-23-030 | 制造商:Cinch Connectors 功能描述:DSUB DE B/S STR METAL |
| 239145-000 | 制造商:TE Connectivity 功能描述:55PC1231-24-2/4/6-9CS2502 - Cable Rools/Shrink Tubing |
| 2391-4CN500 | 制造商:HELICOIL 功能描述: |
| 2391669 | 功能描述:測(cè)試插頭和測(cè)試插座 BANANA / ECG ADAPTER RoHS:否 制造商:Johnson / Emerson Connectivity Solutions 設(shè)備類型:Binding Posts 類型:Threaded stud 顏色:Black 電流額定值:15 A 觸點(diǎn)電鍍:Silver |
| 23917 | 制造商:WINCHESTER 制造商全稱:Winchester Electronics Corporation 功能描述:REVISED & REDRAWN PER ER8145 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。