參數(shù)資料
型號： AD9548BCPZ
廠商： Analog Devices Inc
文件頁數(shù)： 102/112頁
文件大?。?/td> 0K
描述： IC CLOCK GEN/SYNCHRONIZR 88LFCSP
產(chǎn)品變化通告： AD9548 Mask Change 20/Oct/2010
標準包裝： 1
類型： 時鐘/頻率發(fā)生器，同步器
PLL： 是
主要目的： 以太網(wǎng)，SONET/SDH，Stratum
輸入： CMOS，LVDS，LVPECL
輸出： CMOS，LVDS，LVPECL
電路數(shù)： 1
比率 - 輸入:輸出： 1:1
差分 - 輸入:輸出： 是/是
頻率 - 最大： 750kHz
電源電壓： 1.71 V ~ 3.465 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 88-VFQFN 裸露焊盤，CSP
供應商設(shè)備封裝： 88-LFCSP-VQ（12x12）
包裝： 托盤
Data Sheet
AD9548
Rev. E | Page 9 of 112
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
Rise/Fall Time1 (20% to 80%)
10 pF load
3.3 V Supply
Strong Drive Strength Setting
0.5
2
ns
Weak Drive Strength Setting
8
14.5
ns
1.8 V Supply
1.5
2.5
ns
Duty Cycle
40
60
%
10 pF load
Output Voltage High (VOH)
Output driver static; strong drive strength
setting
AVDD3 = 3.3 V, IOH = 10 mA
2.6
V
AVDD3 = 3.3 V, IOH = 1 mA
2.9
V
AVDD3 = 1.8 V, IOH = 1 mA
1.5
V
Output Voltage Low (VOL)
Output driver static; strong drive strength
setting
AVDD3 = 3.3 V, IOL = 10 mA
0.3
V
AVDD3 = 3.3 V, IOL = 1 mA
0.1
V
AVDD3 = 1.8 V, IOL = 1 mA
0.1
V
OUTPUT TIMING SKEW
10 pF load
Between LVPECL Outputs
14
125
ps
Rising edge only; any divide value
Between LVDS Outputs
13
138
ps
Rising edge only; any divide value
Between CMOS 3.3 V Outputs
Strong Drive Strength Setting
23
240
ps
Weak Drive Strength Setting
24
ps
Between CMOS 1.8 V Outputs
40
ps
Weak drive not supported at 1.8 V
Between LVPECL Outputs and LVDS
Outputs
14
140
ps
Between LVPECL Outputs and CMOS
Outputs
19
ps
ZERO-DELAY TIMING SKEW
±5
ns
Output relative to active input reference;
output distribution synchronization to
active reference feature enabled; assumes
manual phase offset compensation of
deterministic latency
1
The listed values are for the slower edge (rise or fall).
DAC OUTPUT CHARACTERISTICS (DACOUTP/DACOUTN)
Table 12.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
DAC OUTPUT CHARACTERISTICS
(DACOUTP/DACOUTN)
Frequency Range
62.5
450
MHz
Output Offset Voltage
15
mV
This is the single-ended voltage at
either DAC output pin (no external
load) when the internal DAC code
implies that no current is delivered
to that pin.
Voltage Compliance Range
VSS 0.5
0.5
VSS + 0.5
V
Output Resistance
50
Single-ended, each pin has an
internal 50 termination to VSS.
Output Capacitance
5
pF
Full-Scale Output Current
20
mA
Programmable (8 mA to 31 mA; see
the DAC Output section).
Gain Error
12
+12
% FS
相關(guān)PDF資料
PDF描述
V375C36M150BL3 CONVERTER MOD DC/DC 36V 150W
MAX3676EHJ+ IC CLOCK RECOVERY 32-TQFP
ADN2813ACPZ IC CLK/DATA REC 1.25GBPS 48LFCSP
AD800-52BRZ IC CLK\DATA RECOVERY PLL 20SOIC
SY87700VZH IC CLK/DATA RECOVERY 3.3V 28SOIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9548BCPZ-REEL7 功能描述:IC CLOCK GEN/SYNCHRONIZR 88LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設(shè)備封裝:64-TSSOP 包裝:管件
AD9548XCPZ 制造商:Analog Devices 功能描述:
AD9549 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual Input Network Clock Generator/Synchronizer
AD9549/PCBZ 制造商:Analog Devices 功能描述:DUAL INPUT NETWORK CLOCK GEN/SYNCHRONIZER - Bulk
AD9549A/PCBZ 功能描述:BOARD EVALUATION FOR AD9549A RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*