參數(shù)資料
型號: CY8C24123
英文描述: Embedded Processors and Controllers
中文描述: 嵌入式處理器和控制器
文件頁數(shù): 235/322頁
文件大小: 3134K
代理商: CY8C24123
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁當前第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁
December 22, 2003
Document No. 38-12011 Rev. *E
235
CY8C24xxx Preliminary Data Sheet
Analog Interface
18.1.3
Analog Column Clock Generation
The analog array switched capacitor blocks require a two-
phase non-overlapping clock. The switched cap blocks are
arranged in four columns, two to a column (a third block in
the column is a continuous time block).
An analog column clock generator is provided for each col-
umn and this clock is shared among the blocks in that col-
umn. The input clock source for each column clock
generator is selectable according to the CLK_CR0 register.
It is important to note that regardless of the clock source
selected, the output frequency of the column clock genera-
tor is the input frequency divided by four. There are four
selections for each column, 24V1, 24V2, ACLK0, and
ACLK1. The 24V1 and 24V2 clock signals are global system
clocks. Programming options for these system clocks can
be accessed in the OSC_CR1 register. Each of the ACLK0
and ACLK1 clock selections are driven by a selection of dig-
ital block outputs. The settings for the digital block selection
are located in register CLK_CR1.
The timing for analog column clock generation is shown in
Figure 18-2
. The dead band time between two phases of the
clock is designed to be a minimum of 21 ns.
Figure 18-2. Two Phase Non-Overlapping Clock
Generation
18.1.3.1
Column Clock Synchronization
When analog signals are routed between blocks in adjacent
columns, it is important that the clocks in these columns are
synchronized in phase and frequency. Frequency synchroni-
zation may be achieved by selecting the same input source
to two or more columns. However, there is a special feature
of the column clock interface logic that provides a resyn-
chronization of clock phase. This function is activated on
any IO write to either the column clock selection register
(CLK_CR0) or the reference calibration clock register
(RCL_CR). A write to either of these registers initiates a syn-
chronous reset of the column clock generators, restarting all
clocks to a known state. This action will cause all columns
with the same selected input frequency to be in phase.
Writing these registers should be avoided during critical
analog processing, as column clocks are all reinitialized and
thus a discontinuity in PHI1/PHI2 clocking will occur.
Figure 18-3. Column Clock Resynchronize on an IO
Write
Table 18-3. RDIxLTx Register
LUTx[3:0]
0h: 0000: FALSE
1h: 0001: A .AND. B
2h: 0010: A .AND. B
3h: 0011: A
4h: 0100: A .AND. B
5h: 0101: B
6h: 0110: A .XOR. B
7h: 0111: A .OR. B
8h: 1000: A .NOR. B
9h: 1001: A .XNOR. B
Ah: 1010: B
Bh: 1011: A .OR. B
Ch: 1100: A
Dh: 1101: A .OR. B
Eh: 1110: A. NAND. B
Fh: 1111: TRUE
INPUT CLK
COL CLK
PHI1
PHI2
Underlap is
21 ns to 42 ns.
COL CLK Transitions on the
Falling Edge of Each Phase.
CPUCLK
CLK24
COL CLK RESET
PHI1
IOW
PHI2
SOURCE CLOCK
Setup time to next
same input clock
Write new clock
selection
All clocks are
restarted in phase
CLOCK COLUMN
REGISTER
相關PDF資料
PDF描述
CY93422ADC x4 SRAM
CY93422ALC x4 SRAM
CY93422ALMB x4 SRAM
CY93422DC x4 SRAM
CY93422DMB x4 SRAM
相關代理商/技術參數(shù)
參數(shù)描述
CY8C24123_08 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC? Programmable System-on-Chip?
CY8C24123-24PI 功能描述:IC MCU 4K FLASH 256B 8-DIP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器, 系列:PSOC®1 CY8C24xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI,SPI,SSI,SSP,UART/USART 外圍設備:欠壓檢測/復位,DMA,LCD,POR,PWM,WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉換器:A/D 8x10b 振蕩器型:內部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤
CY8C24123-24SI 功能描述:IC MCU 4K FLASH 256B 8-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器, 系列:PSOC®1 CY8C24xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI,SPI,SSI,SSP,UART/USART 外圍設備:欠壓檢測/復位,DMA,LCD,POR,PWM,WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉換器:A/D 8x10b 振蕩器型:內部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤
CY8C24123-24SIT 功能描述:IC MCU 4K FLASH 256B 8-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器, 系列:PSOC®1 CY8C24xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI,SPI,SSI,SSP,UART/USART 外圍設備:欠壓檢測/復位,DMA,LCD,POR,PWM,WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉換器:A/D 8x10b 振蕩器型:內部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤
CY8C24123A 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC Mixed-Signal Array