參數(shù)資料
型號： CY8C24123
英文描述： Embedded Processors and Controllers
中文描述： 嵌入式處理器和控制器
文件頁數(shù)： 78/322頁
文件大?。?/td> 3134K
代理商： CY8C24123
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當前第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁
Sleep and Watchdog
CY8C24xxx Preliminary Data Sheet
78
Document No. 38-12011 Rev. *E
December 22, 2003
oscillator. The operating voltage requirements are not
relaxed until the CPU speed is at 12.0 MHz or less.
For additional information, reference the
OSC_CR0 register
on page 176
.
12.3.4
CPU_SCR1 Register
This register contains bits (3 and 2) that ensure high Watch-
dog Reset integrity. Since the 32 kHz oscillator source may
be programmatically switched between the ECO and ILO,
the switch-over must only be allowed to occur if the external
crystal system actually exists. These bits are not reset by a
Watchdog Reset event.
Bits 7 to 1: Reserved.
Bit 0: IRAMDIS.
The Initialize RAM Disable bit is a control
bit that is readable and writeable. The default value for this
bit is 0, which indicates that the maximum amount of SRAM
should be initialized on reset to a value of 00h. When the bit
is set, the minimum amount of SRAM is initialized after a
watchdog reset. For more information on this bit, see the
“SROM Function Descriptions” on page 48
.
For additional information, reference the
CPU_SCR1 regis-
ter on page 153
.
12.3.5
ILO_TR Register
This register sets the adjustment for the ILO. The device
specific value, placed in the trim bits of this register at boot
time, is based on factory testing.
It is strongly recommended that the user not alter the
register value.
Bits 7 and 6: Reserved.
Bits 5 and 4: Bias Trim.
Bits 3 to 0: Freq Trim.
Four bits are used to trim the fre-
quency. The value is set in the factory and should not be
changed.
For additional information, reference the
ILO_TR register on
page 182
.
12.3.6
ECO_TR Register
The External Crystal Oscillator Trim register (ECO_TR) sets
the adjustment for the External Crystal Oscillator. The value
placed in this register is based on factory testing. This regis-
ter does not adjust the frequency of the External Crystal
Oscillator. It is recommended that the user does not alter the
bits in this register.
Bits 7 and 6: PSSDC[1:0].
These bits are used to set the
sleep duty cycle.
Bits 5 to 0: Reserved.
For additional information, reference the
ECO_TR register
on page 184
.
12.3.7
CPU_SCR0 Register
The bits of the CPU_SCR0 register are used to convey sta-
tus and control of events for various functions of a PSoC
device.
Bit 7: GIES.
The Global Interrupt Enable Status bit is a
read only status bit and its use is discouraged. The GIES bit
is a legacy bit which was used to provide the ability to read
the GIE bit of the CPU_F register. However, the CPU_F reg-
ister is now readable. When this bit is set, it indicates that
the GIE bit in the CPU_F register is also set which, in turn,
indicates that the microprocessor will service interrupts.
Bit 6: Reserved.
Bit 5: WDRS.
The WatchDog Reset Status bit is normally
zero, but set whenever a watchdog reset occurs. The bit is
readable and clearable by writing a zero to its bit position in
the CPU_SCR0 register. This bit may not be set.
Bit 4: PORS.
The Power-On Reset Status (PORS) bit and
watchdog enable bit will be set automatically by a POR or
external reset. If the bit is cleared by user code, the watch-
dog timer will be enabled. Once cleared, the only way to
reset the PORS bit is to go through a POR or external reset.
Thus, there is no way to disable the watchdog timer, other
than to go through a POR or external reset.
Bit 3: Sleep.
The Sleep bit is used to enter low power
Sleep mode when set, as described in this chapter.
Bits 2 and 1: Reserved.
Bit 0: STOP.
The STOP bit is readable and writeable.
When set, the PSoC M8C will stop executing code until a
reset event occurs. This can be either a POR, watchdog
reset, or external reset. If an application wants to stop code
execution until a reset, the preferred method would be to
use the HALT instruction rather than a register write to this
bit.
For additional information, reference the
CPU_SCR0 regis-
ter on page 154
.
Table 12-3. OSC_CR0[2:0] Bits: CPU Speed
Bits
000b
001b
010b
011b
100b
101b
110b
111b
Internal Main Oscillator
3 MHz
6 MHz
12 MHz
24 MHz
1.5 MHz
750 kHz
187.5 kHz
93.7 kHz
External Clock
EXTCLK/ 8
EXTCLK/ 4
EXTCLK/ 2
EXTCLK/ 1
EXTCLK/ 16
EXTCLK/ 32
EXTCLK/ 128
EXTCLK/ 256
相關PDF資料
PDF描述
CY93422ADC x4 SRAM
CY93422ALC x4 SRAM
CY93422ALMB x4 SRAM
CY93422DC x4 SRAM
CY93422DMB x4 SRAM
相關代理商/技術參數(shù)
參數(shù)描述
CY8C24123_08 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC? Programmable System-on-Chip?
CY8C24123-24PI 功能描述:IC MCU 4K FLASH 256B 8-DIP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C24xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設備:欠壓檢測/復位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤
CY8C24123-24SI 功能描述:IC MCU 4K FLASH 256B 8-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C24xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設備:欠壓檢測/復位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤
CY8C24123-24SIT 功能描述:IC MCU 4K FLASH 256B 8-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C24xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設備:欠壓檢測/復位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤
CY8C24123A 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC Mixed-Signal Array
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*