- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358698 > CY8C24123 Embedded Processors and Controllers PDF資料下載
參數(shù)資料
| 型號： | CY8C24123 |
| 英文描述： | Embedded Processors and Controllers |
| 中文描述： | 嵌入式處理器和控制器 |
| 文件頁數(shù)： | 5/322頁 |
| 文件大?。?/td> | 3134K |
| 代理商： | CY8C24123 |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁
December 22, 2003
Document No. 38-12011 Rev. *E
5
CY8C24xxx Preliminary Data Sheet
Contents
10.2.1
10.2.2
10.2.3
OSC_CR0 Register........................................................................................70
ECO_TR Register..........................................................................................71
CPU_SCR1 Register......................................................................................71
11. Phase Locked Loop (PLL)
.......................................................................................73
11.1
Architectural Description ......................................................................................................73
11.2
Register Definitions..............................................................................................................73
11.2.1
OSC_CR0 Register........................................................................................73
11.2.2
OSC_CR2 Register........................................................................................74
12. Sleep and Watchdog
..............................................................................................75
12.1
Architectural Description ......................................................................................................75
12.1.1
32 kHz Clock Selection..................................................................................75
12.1.2
Sleep Timer....................................................................................................76
12.1.3
Sleep Bit.........................................................................................................76
12.2
Application Description.........................................................................................................76
12.3
Register Definitions..............................................................................................................77
12.3.1
INT_MSK0 Register.......................................................................................77
12.3.2
RES_WDT Register.......................................................................................77
12.3.3
OSC_CR0 Register........................................................................................77
12.3.4
CPU_SCR1 Register......................................................................................78
12.3.5
ILO_TR Register............................................................................................78
12.3.6
ECO_TR Register..........................................................................................78
12.3.7
CPU_SCR0 Register......................................................................................78
12.4
Timing Diagrams..................................................................................................................79
12.4.1
Sleep Sequence.............................................................................................79
12.4.2
Wake Up Sequence .......................................................................................80
12.4.3
Bandgap Refresh...........................................................................................81
12.4.4
Watchdog Timer (WDT) .................................................................................81
12.5
Power Consumption.............................................................................................................82
SECTION C REGISTER REFERENCE
Register Conventions .......................................................................................................................83
Register Mapping Tables .................................................................................................................83
Register Map 0 Table: User Space ..............................................................................84
Register Map 1 Table: Configuration Space ................................................................85
83
13. Register Details
......................................................................................................87
13.1
Bank 0 Registers..................................................................................................................88
13.1.1
PRTxDR ........................................................................................................88
13.1.2
PRTxIE ..........................................................................................................89
13.1.3
PRTxGS ........................................................................................................90
13.1.4
PRTxDM2 ......................................................................................................91
13.1.5
DxBxxDR0 .....................................................................................................92
13.1.6
DxBxxDR1 .....................................................................................................93
13.1.7
DxBxxDR2 .....................................................................................................94
13.1.8
DxBxxCR0 .....................................................................................................95
13.1.9
DxBxxCR0 .....................................................................................................96
13.1.10
DxBxxCR0 .....................................................................................................97
13.1.11
DxBxxCR0 .....................................................................................................98
13.1.12
DCBxxCR0 ....................................................................................................99
13.1.13
DCBxxCR0 ..................................................................................................100
13.1.14
DCBxxCR0 ..................................................................................................101
13.1.15
DCBxxCR0 ..................................................................................................102
13.1.16
AMX_IN .......................................................................................................103
13.1.17
ARF_CR ......................................................................................................104
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY93422ADC | x4 SRAM |
| CY93422ALC | x4 SRAM |
| CY93422ALMB | x4 SRAM |
| CY93422DC | x4 SRAM |
| CY93422DMB | x4 SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY8C24123_08 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC? Programmable System-on-Chip? |
| CY8C24123-24PI | 功能描述:IC MCU 4K FLASH 256B 8-DIP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C24xxx 標(biāo)準(zhǔn)包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設(shè)備:欠壓檢測/復(fù)位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 |
| CY8C24123-24SI | 功能描述:IC MCU 4K FLASH 256B 8-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C24xxx 標(biāo)準(zhǔn)包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設(shè)備:欠壓檢測/復(fù)位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 |
| CY8C24123-24SIT | 功能描述:IC MCU 4K FLASH 256B 8-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C24xxx 標(biāo)準(zhǔn)包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設(shè)備:欠壓檢測/復(fù)位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 |
| CY8C24123A | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC Mixed-Signal Array |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。