- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67681 > IBM21P100BGC PCI BUS CONTROLLER, PBGA304 PDF資料下載
參數(shù)資料
| 型號： | IBM21P100BGC |
| 元件分類： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PBGA304 |
| 封裝： | 31 X 31 MM, PLASTIC, BGA-304 |
| 文件頁數(shù)： | 18/144頁 |
| 文件大?。?/td> | 5197K |
| 代理商： | IBM21P100BGC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁
IBM21P100BGC
IBM 133 PCI-X Bridge R2.0
Signal Descriptions
Page 114 of 144
ppb20_signals.fm.01
October 15, 2001
S_DRVR_MODE
I
1
Secondary driver mode control
Used to alter the output impedance of the secondary bus PCI/PCI-X drivers, to account
for how many drops are on the bus. This line should be pulled through a resistor to a
high or a low as needed. Internal pull down.
0
use default impedance value.
1
select alternate impedance value.
S_CLK_STABLE
I
1
S_CLK Input Stable
Indicates when the S_CLK input to the bridge is stable. It is used to determine when the
S_RST# signal may be de-asserted.
0
S_CLK input is not yet stable.
1
S_CLK input is stable.
S_IDSEL
I
1
Initialization Device Select
Used as a chip select during configuration read and write transactions on the secondary
bus. Applications that do not require access to the bridge configuration registers from the
secondary bus should pull this pin low.
S_INT_ARB_EN#
I
1
Internal Arbiter Enable
Used to choose between the internal arbiter and external arbiter for the secondary bus.
0
Use the internal arbiter.
1
Disable the internal arbiter, use an external arbiter.
S_PCIXCAP
I
1
Secondary Bus PCI-X Capable
Used in conjunction with the S_SEL100 signal to determine the operating frequency and
mode of the secondary interface.
S_PCIXCAP_PU
O
1
S_PCIXCAP Pull-up Driver
Part of a programmable pull-up circuit used to detect the three possible states of the
S_PCIXCAP input signal. A 1k
resistor must be placed on the board and wired
between this signal and S_PCIXCAP.
S_SEL100
I
1
Secondary Bus 100MHz Indicator
Used to choose between 100MHz and 133MHz maximum operating frequency on the
secondary interface when in the PCI-X mode. It has no meaning in the PCI mode, but
should be tied to a stable value.
0133MHz.
1100MHz.
Total
14
Table 7-3. List of Strapping Pins and Other Signals (Page 2 of 2)
Signal Name
I/O
Width
Description
Note: Each strapping pin or reserved pin should have an unshared series resistor tying it to either ground or 3.3 V. The value of the
resistor may be selected to limit part number count, but the value should be greater than or equal to 100
and less than or equal to 5k.
相關PDF資料 |
PDF描述 |
|---|---|
| IBM25403GCX-3JC76C2 | RISC PROCESSOR, PQFP16 |
| IBM25405GP-3BA200C2 | RISC PROCESSOR, PBGA456 |
| IBM25EMPPC603EFG-100 | 32-BIT, 100 MHz, RISC PROCESSOR, PQFP240 |
| IBM25EMPPC603EBG-100 | 32-BIT, 100 MHz, RISC PROCESSOR, CBGA255 |
| IBM25EMPPC740LDBC4000 | 32-BIT, 400 MHz, RISC PROCESSOR, CBGA255 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IBM24L5086 | 制造商:AVED MEMORY PRODUCTS 功能描述: 制造商:AVED Memory Products 功能描述: |
| IBM25403GCX-3BC80C2 | 制造商:IBM 功能描述:RISC PROCESSOR, 160 Pin Plastic BGA |
| IBM25403GCX-3JC50C2 | 制造商:IBM 功能描述:403GCX-3JC50C2 |
| IBM25403GCX-3JC66C2 | 制造商:IBM 功能描述: |
| IBM25403GCX3JC76C2 | 制造商:IBM 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。