- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373631 > TFRA08C13 (Lineage Power) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號(hào)： | TFRA08C13 |
| 廠商： | Lineage Power |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 111/188頁 |
| 文件大?。?/td> | 3047K |
| 代理商： | TFRA08C13 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當(dāng)前第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁
Lucent Technologies Inc.
Lucent Technologies Inc.
111
Preliminary Data Sheet
October 2000
TFRA08C13 OCTAL T1/E1 Framer
Microprocessor Interface
Overview
The TFRA08C13 device is equipped with a micropro-
cessor interface that can operate with most commer-
cially available microprocessors. The microprocessor
interface provides access to all the internal registers
through a 12-bit address bus and an 8-bit data bus.
Input MPMODE (pin AF9) is used to configure this
interface into one of two possible modes, as shown in
Table 51. The MPMODE setting selects the associated
set of control signals required to access a set of regis-
ters within the device.
The microprocessor interface can operate at speeds up
to 33 MHz in interrupt-driven or polled mode without
requiring any wait-states. For microprocessors operat-
ing at greater than 33 MHz, the RDY_DTACK output
(pin V26) may be used to introduce wait-states in the
read/write cycles.
In the interrupt-driven mode, one or more device
alarms will assert the INTERRUPT output (pin AD9)
once per alarm activation. After the microprocessor
identifies the source(s) of the alarm(s) (by reading the
global interrupt register) and reads the specific alarm
status registers, the INTERRUPT output will deassert.
In the polled mode, however, the microprocessor moni-
tors the various device alarm status by periodically
reading the alarm status registers within the
TFRA08C13 without the use of INTERRUPT. In both
interrupt and polled methods of alarm servicing, the
status registers within an identified block will clear on a
microprocessor read cycle only when the alarm condi-
tion within that block no longer exists; otherwise, the
alarm status register bit remains set.
The powerup default states for the line interface unit,
framer, and the HDLC blocks are discussed in their
respective sections. All read/write registers within
these blocks must be written by the microprocessor on
system start-up to guarantee proper device functional-
ity.
Register addresses not defined in this data
sheet must not be written.
Details concerning the microprocessor interface con-
figuration modes, pinout definitions, clock specifica-
tions, register address map, I/O timing specifications,
and the I/O timing diagrams are described in the follow-
ing sections.
Microprocessor Configuration Modes
Table 51 highlights the two microprocessor modes controlled by the MPMODE input (pin AF9)
Table 51. Microprocessor Configuration Modes
* The DTACK signal is asynchronous to the MPCLK signal.
Mode
MPMODE
Generic Control, Data, and Output Pin Names
Mode 1
Mode 3
0
1
CS
,
AS
,
DS
, R/
W
, A[11:0], D[7:0], INTERRUPT,
DTACK
*
CS
,
ALE
,
RD
,
WR
, A[11:0], D[7:0], INTERRUPT, RDY
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TFS380C | VI TELEFILTER Filter specification |
| TFT0675F | Anti-Aliasing and Reconstruction TFT range |
| TFT0675S | Anti-Aliasing and Reconstruction TFT range |
| TFT1350F | Anti-Aliasing and Reconstruction TFT range |
| TFT1350S | Anti-Aliasing and Reconstruction TFT range |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TFRA08C13-DB | 制造商:AGERE 制造商全稱:AGERE 功能描述:TFRA08C13 OCTAL T1/E1 Framer |
| TFRA28J133BAL-1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecomm/Datacomm |
| TFRA84J13 | 制造商:AGERE 制造商全稱:AGERE 功能描述:Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| TFRA84J131BL-3-DB | 制造商:LSI Corporation 功能描述:Framer DS0/DS1/DS2/DS3/E1/E2/E3 1.5V/3.3V 909-Pin BGA |
| TFRA84J13DS0 | 制造商:AGERE 制造商全稱:AGERE 功能描述:Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。