參數(shù)資料
型號: 82C836B
廠商: Electronic Theatre Controls, Inc.
英文描述: Single-Chip 386sx AT
中文描述: 單芯片386sx在
文件頁數(shù): 114/205頁
文件大小: 3878K
代理商: 82C836B
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁當(dāng)前第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
Table 10-2.
Index 40H----82C836 Version, Read Only
Bit
Name
Description
7-4
Family Type
Identifies specific part in pin-compatible family. SCATsx denoted by 0001.
3-0
Device Revision
Code
Identifies revision level of the 82C836 silicon, starting with 0000. The
82C836B has revision code 0100; the 82C836A has code 0011.
Table 10-3.
Index 41H----Channel Environment
Bit
Name
Description
7
Fast Refresh
This bit controls an improvement in HOLD timing to reduce total HLDA
time during refresh. Up to 1% performance improvement possible.
0 = Enable fast refresh (default)
1 = Disable; follow revision 1 refresh timing
This bit is intended to remain zero except for test purposes.
6
Early READY
Enable
Allows external devices to assert READY during the first T2 after T1 to
terminate the memory cycle after only two T-states. Enables ‘‘Early Wait
State’’ for local memory read not ‘‘claimed’’ by early READY.
1 = Enable*
0 = Disable (default)
5
LBA Enable
Allows external devices to assert LBA (0WS pin) during the first T2 after T1
to prevent the 82C836 from starting a memory cycle. Enables Early Wait
State for local memory read not claimed by LBA.
1 = Enable*
0 = Disable (default)
If both Early READY and LBA are enabled, there will still be only one early
wait state for unclaimed local memory reads.
4
Bus Convert
Enable
Enable conversion of 8-bit AT bus reads into 16-bit reads so that a local
cache, if present, can cache 16 bits at a time.
1 = Enable
0 = Disable (default)
This feature does not apply to 8-bit AT bus memory resources residing in
the first 1MB. Also, the usual AT-compatible conversion of ‘‘even word’’
accesses into paired byte operations is not affected by this bit. This bit has
no effect unless bit 6 is set.
3-2
BUSCLK SEL
Selects AT bus clock.
00 = Selects BUSCLK as CXIN/4
01 = Selects BUSCLK as CXIN/5 (default)
10 = Selects BUSCLK as CXIN/6
11 = (Reserved)
1-0
Refresh
Width
These bits specify -XMEMR pulse width during a refresh cycle. These pulse
widths are derived from OSC. The width of -XMEMR directly affects the
overall bus cycle time for refresh operations.
00 = 104ns
01 = 210ns
10 = 280ns (default)
11 = 350ns
*
Bits 5 and 6 must remain zero if CPU pipeline mode is enabled.
I
Configuration Registers
82C386 CHIPSet Data Sheet
10-2
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.
相關(guān)PDF資料
PDF描述
82C862 FireLink USB Dual Controller Quad Port USB
82C931 Plug and Play Integrated Audio Controller
82S09 576-BIT BIPOLAR RAM (64 X 9)
82S19 576-BIT BIPOLAR RAM (64 X 9)
82S101BYA 2.6GHz Relay, 1 Form C, 0.5A 30VDC Relay, 50ohms, SMD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
82C83H 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver
82C84 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A/B 制造商: 功能描述: 制造商:undefined 功能描述:
82C84A_05 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver