參數(shù)資料
型號(hào): 82C836B
廠商: Electronic Theatre Controls, Inc.
英文描述: Single-Chip 386sx AT
中文描述: 單芯片386sx在
文件頁數(shù): 65/205頁
文件大?。?/td> 3878K
代理商: 82C836B
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁當(dāng)前第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
B4
UIE
The Update-ended Interrupt Enable bit enables the UF (update end
flag) bit in register C to assert interrupt request. This bit is cleared to
a zero by RESET.
The generation of alarm interrupts is enabled by setting this bit to
a one. Once this bit is enabled, the Real Time Clock generates an
alarm whenever a match occurs between the programmed alarm and
clock information. If the ‘‘don’t care’’ condition is programmed into
one or more of the alarm registers, this enables the generation of
periodic interrupts at rates of one second or greater. This bit is
cleared to a zero by RESET.
The Periodic Interrupt Enable bit controls the generation of interrupts
based on the value programmed into bits B3-B0 of register A. This
allows the user to disable this function without affecting the
programmed rate. Writing a one to this bit enables the generation
of periodic interrupts. This bit is cleared to a zero by RESET.
Writing a zero to this bit enables the update cycle and allows the
Real Time Clock to function normally. When set to one, the update
cycle is inhibited and any cycle in progress is aborted. The SET bit
is not affected by the RESET input pin.
B5
AIE
B6
PIE
B7
SET
B7
B6
B5
B4
B3
B2
B1
B0
________ ________ ________ ________
__________________________________
0
UF
Update-ended Flag
AF
Alarm Flag
PF
Periodic Interrupt Flag
IRQF
Interrupt Request Flag
bits:
B0-B3
Read as zeros.
B4
UF
The Update-ended Flag bit is set after each cycle. When the UIE bit
is a one, the one in UF causes the IRQF bit to be a one asserting
IRQ. UF is cleared by a register read or by a RESET.
A one appears in the AlarmFlag bit whenever a match has occurred
between the time register and alarm register during an update cycle.
This flag is also independent of its enable (AIE) and generates an
interrupt if AIE is true.
The Periodic interrupt Flag is set to one when a transition, selected
by RS3-RS0, occurs in the divider chain. This bit becomes active
independent of the condition of the PIE control bit. The PF bit then
generates an interrupt and sets IRQF if PIE is one.
B5
AF
B6
PF
Figure 6-3.
Register C----Address 0CH (Read Only)
I
Control and Status Registers
Real Time Clock and Internal Timer Registers
6-6
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.
相關(guān)PDF資料
PDF描述
82C862 FireLink USB Dual Controller Quad Port USB
82C931 Plug and Play Integrated Audio Controller
82S09 576-BIT BIPOLAR RAM (64 X 9)
82S19 576-BIT BIPOLAR RAM (64 X 9)
82S101BYA 2.6GHz Relay, 1 Form C, 0.5A 30VDC Relay, 50ohms, SMD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
82C83H 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver
82C84 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A/B 制造商: 功能描述: 制造商:undefined 功能描述:
82C84A_05 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver