參數(shù)資料
型號: 82C836B
廠商: Electronic Theatre Controls, Inc.
英文描述: Single-Chip 386sx AT
中文描述: 單芯片386sx在
文件頁數(shù): 160/205頁
文件大?。?/td> 3878K
代理商: 82C836B
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁當(dāng)前第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
Two PROCCLK cycles later, -REFRESH is asserted. For Master intitated refresh, the
add-on card bus master asserts -REFRESH. ALE follows HLDA and HOLD as in
DMA cycles.
-LOMEGCS follows -REFRESH.
Refresh address, -XMEMR and -RAS are synchronized to the 14.3MHz clock.
The width of -XMEMR is programmable (see ICR 41H). For AT-compatibility, the
width should be set to four clocks (280ns).
The width of -XMEMR can also be extended, one 14.3MHz clock cycle at a time, by
driving IOCHRDY low.
-MWE is the inverse of -CAS; it goes high while -CAS is low.
The delay from HLDA rise to -REF fall during CAS-before-RAS refresh allows for
CAS precharge time. The worst-case for CAS precharge is when a zero wait state
cache-mode write is immediately followed by a refresh cycle. CAS can extend past the
end of -READY by up to one full PROCCLK cycle in that case, as shown in Figure
11-16 (see also Figure 11-9).
When using nonencoded RAS, -RAS1 and -RAS2 are delayed slightly relative to
-RAS0 and -RAS3 during refresh. This staggered refresh is intended to reduce the
net instantaneous DRAM power surge resulting from -RAS assertion.
A0-10 contain the refresh address, incremented at the end of -REF (rising edge). A16-23
contain the Refresh Page register value, normally zero (programmable). A11-15 are
undefined. The DRAM uses its own internal refresh address counter during
CAS-before-RAS refresh, but the refresh address generated by the 82C836 is still needed
on the AT bus.
As in DMA cycles, HOLD is synchronized to PROCCLK. The falling edge always
occurs at the start of T-state.
When using RAS-only refresh instead of CAS-before-RAS refresh (see ICR 60H),
refresh timing differs from the foregoing as follows:
-CAS remains high during RAS-only refresh.
-MWE remains low during RAS-only refresh.
The two PROCCLK delay between -RAS rise and -REF fall is deleted; -REF goes low
on the same PROCCLK edge on which -RAS goes high.
The DRAMs rely on the 82C836 to provide the refresh address during RAS-only
refresh.
I
CPU Access to AT-Bus
System Timing Relationships
11-28
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.
相關(guān)PDF資料
PDF描述
82C862 FireLink USB Dual Controller Quad Port USB
82C931 Plug and Play Integrated Audio Controller
82S09 576-BIT BIPOLAR RAM (64 X 9)
82S19 576-BIT BIPOLAR RAM (64 X 9)
82S101BYA 2.6GHz Relay, 1 Form C, 0.5A 30VDC Relay, 50ohms, SMD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
82C83H 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver
82C84 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A/B 制造商: 功能描述: 制造商:undefined 功能描述:
82C84A_05 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver