參數(shù)資料
型號: 935262469557
廠商: NXP SEMICONDUCTORS
元件分類: 消費家電
英文描述: SPECIALTY CONSUMER CIRCUIT, PQFP240
封裝: 32 X 32 MM, 3.40 MM HEIGHT, MSQFP-240
文件頁數(shù): 20/518頁
文件大小: 7111K
代理商: 935262469557
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁第516頁第517頁第518頁
TM1100 Preliminary Data Book
Philips Semiconductors
7-14
PRELIMINARY INFORMATION
File: evo.fm5, modified 7/24/99
CLOCK_SELECT
00 - select PLL VCO output as VO_CLK source.
01 - select PLL feedback loop divider output as VO_CLK source
10 - select PLL input divider output as VO_CLK source
11 - (hardware reset default) select DDS output directly as VO_CLK source, bypass PLL altogether
PLL_S
This eld sets the PLL input divider division ratio. A value of
k selects division by k+1.
The hardware reset default for the eld value is 1, causing division by 2.
PLL_T
This eld sets the PLL feedback loop divider division ratio. A value of
k selects division by k+1.
The hardware reset default for the eld value is 1, causing division by 2.
CLKOUT
When one, CLKOUT enables VO clock generator and makes VO_CLK an output.
When zero (hardware reset default), VO_CLK is input, and VO clock is provided by the external device.
SYNC_MASTER
When one, VO_IO1 and VO_IO2 are outputs. In video refresh modes, the VO generates horizontal and frame
timing signals on VO_IO1 and VO_IO2 respectively. In message passing mode, this bit should always be set so
that VO_IO1 and VO_IO2 generate START and END message signals respectively.
When zero (hardware reset default), VO_IO2 is an input. In video refresh modes VO_IO2 serves as frame time
reference. The active edge is selected by VO_IO2_POS. Note: This works only once after reset. To use this
feature you have to periodically do a software reset.
VO_IO1_POS
VO_IO2_POS
VO_IO1_POS has currently no function
VO_IO2_POS determines input polarity on VO_IO2.
When zero, the corresponding input triggers on the negative (high-to-low) transition of the input signal.
When one, the input triggers on the positive (low-to-high) transition.
OL_EN
Overlay Enable: enables the YUV overlay function in video refresh modes.
MODE
Denes the video output major operating mode, as listed in Table 7-5 on page 7-11.
BRF1_ACK
BFR2_ACK
Buffer-1 & buffer-2 acknowledge: when active in data-transfer modes, writing a one to BFR1_ACK clears
BFR1_EMPTY and enables buffer 1 for transfer until BFR1_EMPTY is set. Writing a zero to BFR1_ACK has no
effect. BRF2_ACK operates similarly for buffer 2. Writing a one to VO_ENABLE in the data-streaming mode is the
same as writing a one to both BFR1_ACK & BFR2_ACK and enables both buffers 1 & 2 for transfer. Writing a one
to VO_ENABLE in message-passing mode is the same as writing a one to BFR1_ACK and enables buffer 1 for
transfer. BFR2_ACK is not used in message-passing mode, since only buffer 1 is used.
HBE_ACK
URUN_ACK
Writing a one to these bits clears the HBE or URUN ags and resets their corresponding interrupt conditions.
YTR_ACK
Writing a one to this bit clears the YTR ag and resets its interrupt condition. YTR signals the CPU to set new
pointers for the next eld. If YTR_ACK is not received by the time the active image area for the next eld starts, the
URUN ag is set. Data transfer continues with the old pointer values.
BFR1_INTEN
BFR2_INTEN
HBE_INTEN
URUN_INTEN
YTR_INTEN
Enable corresponding interrupts when the BFR1_EMPTY, BFR2_EMPTY, HBE, URUN (underrun/end of transfer),
and YTR (end of eld/buffer) ags are set, respectively.
Note: BFR2_INTEN, URUN_INTEN, YTR_INTEN must be 0 in message passing mode.
LTL_END
Little-endian: species that data in SDRAM is stored in little-endian format. This only affects the overlay packed
image format interpretation in the video refresh modes. Refer to Appendix C, “Endian-ness,” for details on Byte
Ordering.
VO_ENABLE
Enables the VO to send image data or message data to its output.
Note: This bit should not be simultaneously asserted with the VO_CTL.RESET bit.
The correct sequence to reset and enable VO is:
1. Write desired VO_CTL with RESET bit set, VO_ENABLE clear.
2. Write desired VO_CTL with RESET bit clear, VO_ENABLE clear.
3. Wait at least 5 VO-clocks.
4. Write desired VO_CTL with RESET bit clear, VO_ENABLE set.
Setting VO_ENABLE in video refresh modes starts the VO sending image data beginning with the rst pixel in the
image. Setting VO_ENABLE in data-streaming and message-passing modes starts the VO sending data begin-
ning with the rst byte in buffer 1. In video refresh and data-streaming modes, VO_ENABLE remains set until
cleared by the CPU. In message-passing mode, VO_ENABLE is cleared with BFR1_EMPTY is set indicating the
end of message transfer.
De-asserting VO_ENABLE in video refresh modes causes SDRAM reads to stop, but sync framing and
BFR1_EMPTY generation/interrupts remain fully operational. Transmitted active image data is undened. To fully
halt Video Out, a software reset is required.
Table 7-7. VO_CTL Register Fields
Field
Description
相關PDF資料
PDF描述
935263151557 SPECIALTY CONSUMER CIRCUIT, PQFP240
935263331557 SPECIALTY CONSUMER CIRCUIT, PQFP240
935263133112 26 W, 1 CHANNEL, AUDIO AMPLIFIER, PZIP17
935263384118 SPECIALTY ANALOG CIRCUIT, PDSO16
935263384112 SPECIALTY ANALOG CIRCUIT, PDSO16
相關代理商/技術參數(shù)
參數(shù)描述
935264217557 制造商:NXP Semiconductors 功能描述:SUB ONLY IC
935267356112 制造商:NXP Semiconductors 功能描述:IC TEA1507PN
935268081112 制造商:NXP Semiconductors 功能描述:SUB ONLY IC
935268721125 制造商:NXP Semiconductors 功能描述:Buffer/Line Driver 1-CH Non-Inverting 3-ST CMOS 5-Pin TSSOP T/R
935269304128 制造商:ST-Ericsson 功能描述:IC AUDIO CODEC W/TCH SCRN 48LQFP