- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1916 > DS34T102GN+ (Maxim Integrated Products)IC TDM OVER PACKET 484TEBGA PDF資料下載
參數(shù)資料
| 型號： | DS34T102GN+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 179/366頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TDM OVER PACKET 484TEBGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 30 |
| 類型： | TDM（分時復(fù)用） |
| 應(yīng)用： | 數(shù)據(jù)傳輸 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 484-BGA 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 484-HSBGA（23x23） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁當(dāng)前第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁
____________________________________________________ DS34T101, DS34T102, DS34T104, DS34T108
26 of 366
8.1.1 Internal One-Clock Mode
In internal one-clock mode (GCR1.CLKMODE=0) the receive direction of each TDM port uses the same clock as
the transmit direction of that port. The transmit formatter and the receive framer are therefore synchronized
together. Since the data received from the LIU receiver or the RDATFn pin is clocked by a different clock (either the
clock recovered by the LIU or the RCLKFn pin) the framer’s receive elastic store must be enabled so that the
difference between clock frequencies is handled by control slips in the elastic store.
Figure 8-2 is a simplified diagram of internal one-clock mode. The CLKCNTLn fields in the FMRTOPISM registers
specify the clock to be used for each port. Choices include any of the TSYSCLKn/ECLKn input pins, any of the LIU
recovered clocks on the RCLKn pins, any of the TDMoP recovered clocks on the TDMn_ACLK pins, or the E1CLK
or T1CLK master clocks from the CLAD1 block. See the ref_clk[n] signal in Figure 6-2. In addition, the SYNCNTLn
fields in the FMRTOPISM registers specify the frame-sync pulse to be used for each port. Each port can be
configured to use any TSYNC out from any active transmit formatter. See the tsync_ref[n] signal in Figure 6-2.
Figure 8-2. Internal One-Clock Mode
Framer port n
TCLKn
TSERn
TSYNCn
TSIGn
RSYSCLKn
RSERn
RSYNCn
RSIGn
TDMoP Block port n
TDMn_ACLK
TDMn_TCLK
TDMn_TX
TDMn_TX_SYNC
TDMn_TX_MF*
TDMn_TSIG
TDMn_RCLK
TDMn_RX
TDMn_RX_SYNC
TDMn_RSIG
TCLKOn
TPOSn
TNEGn
RCLKn
RPOSn
RNEGn
ACLKn
RCLKn
Connected to LIU
TSYNC
TSYNC[8..1]
*Note: The internal signal input "TDMn_TX_MF" is a don't care when configured in framed mode.
SYNCNTL
bits
ECLK[8..1] pin
ACLK[8..1]
RCLK[8..1]
CLKCNTL
bits
E1CLK
T1CLK
8.1.2 Internal Two-Clock Mode
In internal two-clock mode (GCR1.CLKMODE=1) the receive direction and the transmit direction of each TDM port
have separate clocks. In this mode data is clocked all the way through the receive framer by the LIU’s recovered
clock or the RCLKFn signal and therefore the framer’s receive elastic store does not need to be enabled.
Figure 8-3 is a simplified diagram of internal two-clock mode for framed and multiframed applications. The
CLKCNTLn fields in the FMRTOPISM registers specify the clock to be used for the transmit side of each port.
Choices include any of the TSYSCLKn/ECLKn input pins, any of the LIU recovered clocks on the RCLKn pins, any
of the TDMoP recovered clocks on the TDMn_ACLK pins, or the E1CLK or T1CLK master clocks from the CLAD1
block. See the ref_clk[n] signal in Figure 6-2. In addition, the SYNCNTLn fields in the FMRTOPISM registers
specify the frame-sync pulse to used for the transmit side of each port. Each port can be configured to use any
TSYNC out from any active transmit formatter. See the tsync_ref[n] signal in Figure 6-2. On the receive side, the
clock is typically the RCLKn signal for the port as shown in Figure 8-3 while the frame sync signal is the
RF/MSYNCn signal.
If framing is not needed for a particular application, the device can be configured for unframed mode by setting
GCR1.UNFRMMODE=1. In this mode receive frame sync and signaling are squelched between the framer and the
TDMoP block. See Figure 6-2 and the simplified diagram of unframed mode in Figure 8-4 for details.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
| DS3901E+ | IC RESIST VAR TRPL 14TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS34T102GN+ | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Dual TDM Over Packet Chip RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS34T104 | 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T104GN | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad TDM Over Packet Chip RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。