Figure 6-1. Top-Level Block D" />
<pre id="43dvu"><td id="43dvu"></td></pre>
<small id="43dvu"><noframes id="43dvu"><nobr id="43dvu"></nobr>
  • 參數(shù)資料
    型號(hào): DS34T102GN+
    廠商: Maxim Integrated Products
    文件頁數(shù): 90/366頁
    文件大小: 0K
    描述: IC TDM OVER PACKET 484TEBGA
    產(chǎn)品培訓(xùn)模塊: Lead (SnPb) Finish for COTS
    Obsolescence Mitigation Program
    標(biāo)準(zhǔn)包裝: 30
    類型: TDM(分時(shí)復(fù)用)
    應(yīng)用: 數(shù)據(jù)傳輸
    安裝類型: 表面貼裝
    封裝/外殼: 484-BGA 裸露焊盤
    供應(yīng)商設(shè)備封裝: 484-HSBGA(23x23)
    包裝: 托盤
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當(dāng)前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁
    ____________________________________________________ DS34T101, DS34T102, DS34T104, DS34T108
    18 of 366
    6 Block Diagram
    Figure 6-1. Top-Level Block Diagram
    LI
    U
    Transmi
    tte
    r
    Waveshape,
    Li
    ne
    D
    riv
    er
    LI
    U
    Re
    cei
    ver
    C
    lock
    and
    D
    at
    a
    R
    ecover
    y
    Rx
    BERT
    Rx
    F
    rame
    r
    Rx
    HDLC
    TD
    MoP
    Bl
    oc
    k
    al
    l8
    port
    s
    C
    lock
    R
    ecovery
    M
    achi
    nes
    Ti
    m
    es
    lo
    t
    A
    ssi
    gner
    CA
    S
    Handl
    er
    SDR
    A
    M
    Cont
    ro
    ller
    Jitte
    r
    Buf
    fer
    Cont
    ro
    l
    Q
    ueue
    M
    anager
    Et
    he
    rn
    et
    MA
    C
    10
    /1
    00
    P
    acket
    C
    lassi
    fier
    C
    ount
    ers
    &
    St
    atus
    Regist
    ers
    CPU
    In
    te
    rface
    SD_D[31:0]
    SD_DQM[3:0]
    SD_A[11:0]
    SD_BA[1:0]
    SD_CLK
    SD_CS_N
    SD_WE_N
    SD_RAS_N
    SD_CAS_N
    CLK
    _MI
    I_R
    X
    MI
    I_RXD
    [3:
    0]
    MI
    I_R
    X
    _DV
    M
    II_
    RX_E
    RR
    MI
    I_C
    O
    L
    M
    II_
    CRS
    CLK
    _MI
    I_TX
    CLK
    _SSM
    II_TX
    MI
    I_
    TXD[
    3:
    0]
    MI
    I_T
    X
    _E
    N
    MD
    IO
    MD
    C
    CLK
    _SYS
    CLK_HIGH
    H_D[31:1]
    H_AD[24:1]
    H_CS_N
    H_R_W_N
    H_WR_BE[0]_N / SPI_CLK
    H_READY_N
    H_INT[1:0]
    DATA_31_16_N
    RST_SYS_N
    JTAG
    JTMS
    JTCLK
    JTDI
    JTDO
    JTRST_N
    TTI
    Pn
    TR
    IN
    Gn
    RTI
    P
    n
    RR
    IN
    Gn
    LI
    U
    &
    F
    rame
    r
    (1
    of
    8
    )
    MCLK
    T
    XEN
    ABLE
    RXT
    SEL
    RESREF
    TCLKOn
    MI
    I_T
    X
    _E
    RR
    CL
    AD1
    38.
    88M
    H
    z
    2.
    048/
    1.
    544MHz
    CL
    A
    D2
    50
    or
    75M
    H
    z
    CLK
    _SYS_S
    CLK_CMN
    P
    ayload
    Type
    M
    achi
    nes
    AA
    L1
    HD
    LC
    SA
    ToP
    CE
    SoPSN
    RA
    W
    SCEN
    SC
    AN
    MBIST
    STMD
    MBIST_EN
    MBIST_DONE
    MBIST_FAIL
    HIZ_EN
    E1CLK
    T1CLK
    B8ZS/HDB3
    Decoder
    E1CLK
    T1CLK
    RCLKn (out)/RCLKFn (in)
    RDATFn
    Rx Elastic Store
    TDATFn
    B8ZS/HDB3
    Encoder
    Tx
    Forma
    tte
    r
    Tx Elastic Store
    Tx
    BERT
    Tx
    HD
    LC
    TCLKFn
    FS
    YSC
    LK
    Jitter Attenuator
    RSYNCn
    RLOFn/RLOSn
    RSERn
    RFSYNCn/RMSYNCn
    TDMn_RCLK
    TDMn_RX
    TDMn_RSIG_RTS
    TSYSCLKn/ECLKn
    TSERn
    TSYNCn/TSSYNCn
    TDMn_TX
    TDMn_ACLK
    TDMn_TSIG_CTS
    E1
    C
    LK
    T1C
    LK
    FSYS
    CLK
    TDMn_TX_MF_CD
    TDMn_TX_SYNC
    TDMn_TCLK
    clk
    neg
    pos/dat
    0
    1
    0
    1
    LIUDn
    clk
    neg
    pos/dat
    clk
    neg
    pos/dat
    RC
    LK
    RS
    IG
    88
    8
    1 of 8 ports
    all 8 ports
    88
    8
    TDM Cross-Connection
    and External Interfaces
    TDMn_RX_SYNC
    88
    8
    RF
    /M
    S
    Y
    NC
    8
    TC
    LK
    TS
    IG
    TS
    E
    R
    (
    dat
    a)
    T
    (S)
    SYN
    C
    in
    8
    Control
    Bank Select
    Address
    Byte Enable Mask
    Data
    RC
    LK
    RSI
    G
    _
    R
    T
    S
    RX
    (d
    at
    a)
    R
    X_
    SYN
    C
    TC
    LK
    TS
    IG
    _C
    T
    S
    T
    X
    (
    d
    at
    a)
    T
    X
    _
    SYNC
    8
    RSYSCLKn
    8
    R
    SYSC
    LK
    TS
    Y
    N
    C
    o
    ut
    8
    RSYN
    C
    in
    8
    T
    SYSCL
    K
    E1C
    LK
    T1
    C
    LK
    R
    SER
    (d
    at
    a)
    RCLK
    8
    RSYN
    C
    o
    u
    t
    8
    H_CPU_SPI_N
    H_D[0] / SPI_MISO
    H_WR_BE[1]_N / SPI_MOSI
    H_WR_BE[2]_N / SPI_SEL_N
    H_WR_BE[3]_N / SPI_CI
    Figure 6-2
    相關(guān)PDF資料
    PDF描述
    DS3501U+H IC POT NV 128POS HV 10-USOP
    DS3502U+ IC POT DGTL NV 128TAP 10-MSOP
    DS3503U+ IC POT DGTL NV 128TAP 10-MSOP
    DS3897MX IC TXRX BTL TRAPEZIODAL 20-SOIC
    DS3901E+ IC RESIST VAR TRPL 14TSSOP
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    DS34T102GN+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Dual TDM Over Packet Chip RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
    DS34T104 制造商:MAXIM 制造商全稱:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip
    DS34T104GN 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad TDM Over Packet Chip RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray