- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16427 > EVAL-ADAU1442EBZ (Analog Devices Inc)BOARD EVAL FOR ADAU1442 PDF資料下載
參數(shù)資料
| 型號(hào)： | EVAL-ADAU1442EBZ |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 16/93頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL FOR ADAU1442 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SigmaDSP® |
| 主要目的： | 音頻，音頻處理 |
| 嵌入式： | 是，DSP |
| 已用 IC / 零件： | ADAU1442 |
| 主要屬性： | 單芯片多通道 28/56 位音頻 DSP |
| 次要屬性： | I²C & SPI 接口 |
| 已供物品： | 電路板，線纜，說(shuō)明文檔，GPIO 子板，電源 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)當(dāng)前第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)
ADAU1442/ADAU1445/ADAU1446
Data Sheet
Rev. D | Page 22 of 92
Table 9. PLL Modes
DSP Core Rate1
Input to MCLK
(XTALI Pin)
PLL2
PLL1
PLL0
PLL
Divider2
Core Clock
Multiplier
Core Clock
(fCORE)
Instructions per
Sample
Normal
64 × fS,NORMAL
0
1
56
3584 × fS,NORMAL
3584
128 × fS,NORMAL
0
1
2
56
3584 × fS,NORMAL
3584
256 × fS,NORMAL
0
1
0
4
56
3584 × fS,NORMAL
3584
384 × fS,NORMAL
0
1
6
56
3584 × fS,NORMAL
3584
512 × fS,NORMAL
1
0
8
56
3584 × fS,NORMAL
3584
Dual
32 × fS,DUAL
0
1
56
1792 × fS,DUAL
1792
64 × fS,DUAL
0
1
2
56
1792 × fS,DUAL
1792
128 × fS,DUAL
0
1
0
4
56
1792 × fS,DUAL
1792
192 × fS,DUAL
0
1
6
56
1792 × fS,DUAL
1792
256 × fS,DUAL
1
0
8
56
1792 × fS,DUAL
1792
Quad
16 × fS,QUAD
0
1
56
896 × fS,QUAD
896
32 × fS,QUAD
0
1
2
56
896 × fS,QUAD
896
64 × fS,QUAD
0
1
0
4
56
896 × fS,QUAD
896
96 × fS,QUAD
0
1
6
56
896 × fS,QUAD
896
128 × fS,QUAD
1
0
8
56
896 × fS,QUAD
896
1
If the normal DSP core rate (fS,NORMAL) is 44.1 kHz, the dual DSP core rate (fS,DUAL) is 88.2 kHz, and the quad DSP core rate (fS,QUAD) is 176.4 kHz. Likewise, if fS,NORMAL is 48 kHz,
then fS,DUAL is 96 kHz and fS,QUAD is 192 kHz.
2
The PLL divider is set by the PLLx pins.
XTALI
PLL MODE PINS
SELECT THE
PLL DIVIDER
(1, 2, 4, 6, 8)
PLL DIVIDER
CORE CLOCK
MULTIPLIER
REGISTER 0xE220
SELECTS THE
DSP CORE RATE
(NORMAL, DUAL, QUAD)
DSP
CORE
fS,NORMAL × 64, 128, 256, 384, 512
fS,DUAL × 32, 64, 128, 192, 256
fS,QUAD × 16, 32, 64, 96, 128
fS,NORMAL × 64
fS,DUAL × 32
fS,QUAD × 16
fS,NORMAL × 3584
fS,DUAL × 1792
fS,QUAD × 896
÷
×
07696-
010
Figure 10. Master Clock Signal Flow
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A3AAH-4036G | IDC CABLE - ASC40H/AE40G/ASC40H |
| AMIS30622C6227RG | IC MOTOR DVR MICROSTP I2C 20SOIC |
| A1CXB-3036M | IDC CABLE- AKC30B/AE30M/X |
| VE-214-EX | CONVERTER MOD DC/DC 48V 75W |
| GCC10DRYH-S734 | CONN EDGECARD 20POS DIP .100 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-ADAU1446EBZ | 功能描述:BOARD EVAL FOR ADAU1446 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:SigmaDSP® 標(biāo)準(zhǔn)包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板 |
| EVAL-ADAU1590EBZ | 制造商:Analog Devices 功能描述:EVAL BOARD - Bulk |
| EVAL-ADAU1592EBZ | 制造商:Analog Devices 功能描述:Evaluation Board For ADAU1592 制造商:Analog Devices 功能描述:EVAL BOARD - Boxed Product (Development Kits) |
| EVAL-ADAU1701EB | 制造商:Analog Devices 功能描述:EVAL BOARD FOR SIGMADSP AUDIO PROCESSOR - Bulk |
| EVAL-ADAU1701EBZ | 制造商:Analog Devices 功能描述:EVAL BOARD - Bulk |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。