- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45188 > MB90P663AP-SH 16-BIT, OTPROM, 16 MHz, MICROCONTROLLER, PDIP64 PDF資料下載
參數(shù)資料
| 型號： | MB90P663AP-SH |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, OTPROM, 16 MHz, MICROCONTROLLER, PDIP64 |
| 封裝： | PLASTIC, SHRINK, DIP-64 |
| 文件頁數(shù)： | 12/284頁 |
| 文件大?。?/td> | 2703K |
| 代理商： | MB90P663AP-SH |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當(dāng)前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
2.4 Multi-Function Timer
104
Chapter 2: Hardware
(3) Use of Expanded Intelligent I/O Services
a) Transferring Data to the Compare Register
Any of trigger input interrupt, zero-detect interrupt and overflow/compare-match interrupt signals
alone may use the expanded intelligent I/O service (EI2OS), but by setting the IIOS bit in the TCSR
register to ‘1,’ it becomes possible for the zero-detect interrupt to output three interrupt requests.
This makes it possible to use EI2OS to update a maximum of 65,536 data values on three channels
after every zero-detect interrupt.
In the following example, data is updated on the three output data compare buffer registers OCPBR1
to OCPBR3.
(1) First, EI2OS descriptors are allocated to three channels for the OCPBR1 to OCPBR3 buffer
registers.
ICR2 (00B2H)
← 008H: select channel 0
ICR3 (00B3H)
← 018H: select channel 1
ICR4 (00B4H)
← 028H: select channel 2
(2) The EI2OS descriptors are set up.
Table 2.4.2 EI2OS Descriptor Settings
EI2OS is started by a zero-detect event, and data is transferred to the OCPBR1 to OCPBR3 buffer
registers from the RAM area designated for each channel. In this example, EI2OS is started three
times in the sequence ICR02, 03, 04 and data is transferred continuously to OCPBR1, 2, 3 in
word-length units.
After the number of transfer cycles designated by the data counter (15 cycles in this example),
the interrupt routine is executed over each channel. In this example, the sequence will be 15
transfer cycles to OCPBR1 followed by the interrupt routine corresponding to ICR02, then 15
transfer cycles to OCPBR2 and the interrupt routine corresponding to ICR03, then 15 transfer
cycles to OCPBR3 and the interrupt routine corresponding to ICR04. If necessary, the user may
disable EI2OS within the interrupt subroutine, and re-enter settings as needed.
Fig. 2.4.18 Use of EI2OS Data Transfer
ICR2 (from 0100H) ICR3 (from 0100H) ICR4 (from 0100H)
Comment
BAP (buffer address pointer)
RAM address (1)
RAM address (2)
RAM address (3)
Transfer source address
ISCS (I2OS status)
01AH
Transfer method setting *1
IOA (I/O address pointer)
04AH
04CH
04EH
Transfer destination address
(OCPBR1 to OCPBR3)
DTC (data counter)
00FH
Data count (15 cycles)
*1:
Setting designates: I/O address not updated, buffer (RAM) address updated, buffer
→ I/O transfer, word transfer.
Buffer address
Higher address
Data for OCPBR3 (RAM address 3)
Data for OCPBR2 (RAM address 2)
Data for OCPBR1 (RAM address 1)
pointer is
incremented
by +2
OCPBR3
00004A H
OCPBR2
00004C H
OCPBR1
00004E H
0
15
RAM
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB90673PF | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP80 |
| MB90T673PF | 16-BIT, 16 MHz, MICROCONTROLLER, PQFP80 |
| MB90671PFV | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP80 |
| MB90671PF | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP80 |
| MB90P678PF | 16-BIT, OTPROM, 16 MHz, MICROCONTROLLER, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB90V340A-102CR | 制造商:FUJITSU 功能描述: |
| MB-910 | 制造商:Circuit Test 功能描述:BREADBOARD WIRING KIT - 350 PCS |
| MB9100100 | 制造商:COM/DUO 功能描述:FAN 4-6WKS |
| MB9100-100 | 制造商:COM/DUO 功能描述:FAN 4-6WKS |
| MB91101 | 制造商:Panasonic Industrial Company 功能描述:IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。