- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359234 > MT90520 (Zarlink Semiconductor Inc.) 8-Port Primary Rate Circuit Emulation AAL1 SAR PDF資料下載
參數(shù)資料
| 型號(hào)： | MT90520 |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| 中文描述： | 8端口基本速率電路仿真AAL1特區(qū) |
| 文件頁數(shù)： | 152/180頁 |
| 文件大?。?/td> | 1736K |
| 代理商： | MT90520 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁當(dāng)前第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
MT90520
Data Sheet
152
Zarlink Semiconductor Inc.
Figure 48 - Intel CPU Interface Timing - Write Access
Characteristic
Sym.
Min.
Typ.
Max.
Units
Test Conditions
Address Setup
- (AEM and CPU_ADD[20:1]
VALID) to (CS and WR asserted)
t
ADDS
0
ns
Address Hold
- (CS or WR de-asserted) to
(AEM and CPU_ADD[20:1] INVALID)
t
ADDH
0
ns
RDY Low
- CS asserted to RDY driven low
t
WRDYL
0
10
ns
C
L
= 75 pF
RDY Delay
- (CS and WR asserted) to RDY
asserted
Register access
Memory access
t
WACC
167
182
197
213
2021
ns
ns
C
L
= 75 pF
11 MCLK < t
WACC
< 14 MCLK
12 MCLK < t
WACC
< 133 MCLK
RDY High-Impedance
- CS de-asserted to RDY
high-impedance
t
WRDYZ
0
10
ns
C
L
= 75 pF
Write Cycle Hold Time -
RDY asserted to (CS or
WR de-asserted)
t
WRH
0
ns
Data Input Setup
- CPU_DATA[15:0] VALID to
(CS and WR asserted)
t
DS
0
ns
Data Input Hold
- (CS or WR de-asserted) to
CPU_DATA[15:0] INVALID
t
DH
0
ns
Note 1:
MCLK = 66 MHz (15.2 ns)
Note 2:
Both CS and WR must be asserted for a write cycle to occur. A write cycle is completed when either CS or WR is de-asserted.
Note 3:
There should be a minimum of 3 MCLK periods between CPU accesses, to allow the MT90520 to recognize the accesses as
separate (i.e., CS must be de-asserted for 3 MCLK cycles between CPU accesses).
Table 90 - Intel Microprocessor Interface Timing - Write Cycle Parameters
V
TT
t
WRH
V
TT
V
TT
V
TT
t
ADDS
t
ADDH
V
TT
t
WRDYL
t
WACC
V
TT
t
DH
t
DS
WR
CS
RD
CPU_ADD[20:1]
AEM
RDY
CPU_DATA[15:0]
ADDRESS VALID
DATA VALID
t
WRDYZ
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90520AG | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AV | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90520AG | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90520AG2 | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90528 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG2 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。