- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359234 > MT90520 (Zarlink Semiconductor Inc.) 8-Port Primary Rate Circuit Emulation AAL1 SAR PDF資料下載
參數(shù)資料
| 型號： | MT90520 |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| 中文描述： | 8端口基本速率電路仿真AAL1特區(qū) |
| 文件頁數(shù)： | 24/180頁 |
| 文件大?。?/td> | 1736K |
| 代理商： | MT90520 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
MT90520
Data Sheet
24
Zarlink Semiconductor Inc.
D5
UTO_OUT_CLK
I/O
3.3 V CMOS
PD / 24 mA
Synchronization clock for data transfer on
UTO_OUT_DATA
.
This clock can be output from an internal divider (equal to
MCLK/2) or input from an external source. (TxClk when the
MT90520 is in ATM mode; RxClk when the MT90520 is in
PHY mode.)
E4, D2, C1,
D3, D4
UTO_OUT_ADD[4
:0]
I
3.3 V CMOS
PD
Multi-PHY Address signals. These address inputs are used
to poll the MT90520, and to select the next MPHY device
to drive data on UTO_OUT_DATA. These signals are
driven from the ATM-end to the PHY-end, and only used
when the MT90520 is in PHY mode. (Inactive when the
MT90520 is in ATM mode; RxAddr when the MT90520 is in
PHY mode.)
A2, B3, C3,
C4, A3, B4,
C5, A4, D6,
E7, B5, A5,
C6, D7, B6,
A6
UTO_OUT_DATA[
15:0]
O
3.3 V, 12 mA 16-bit UTOPIA output data bus for cell-based data. When
in 8-bit mode, only bits [7:0] are active. In Level 2
operation, this bus is tristated between cell transmissions.
(TxData when the MT90520 is in ATM mode; RxData when
in PHY mode.)
B1
UTO_OUT_PAR
O
3.3 V, 12 mA Odd parity bit over UTO_OUT_DATA[15:0]. When in 8-bit
mode, odd parity bit over UTO_OUT_DATA[7:0]. In Level 2
operation, this signal is tristated between cell
transmissions. (TxPrty when the MT90520 is in ATM mode;
RxPrty when in PHY mode.)
C2
UTO_OUT_SOC
O
3.3 V, 12 mA Start of Cell for UTO_OUT_DATA. Active HIGH output
signal indicating the first word/byte of the cell being
transmitted. In Level 2 operation, this signal is tristated
between cell transmissions. (TxSOC when the MT90520 is
in ATM mode; RxSOC when in PHY mode.)
B2
UTO_OUT_CLAV
ATM_ ENBPHY
I
3.3 V CMOS
PD
Handshake input for UTO_OUT_DATA.
When the MT90520 is in ATM mode, this input is TxClav,
indicating that the PHY-end can accept a complete cell on
UTO_OUT_DATA.
When the MT90520 is in PHY mode, this input is RxEnb*,
indicating that the ATM-end will begin to sample
UTO_OUT_DATA and UTO_OUT_SOC at the end of the
next clock cycle.
A1
UTO_OUT_ENBA
TM_ CLAVPHY
O
3.3 V, 16 mA Handshake output for UTO_OUT_DATA.
When the MT90520 is in ATM mode, this output is TxEnb*,
indicating that the data on UTO_OUT_DATA is valid.
When the MT90520 is in PHY mode, this output is RxClav,
indicating that the MT90520 has a complete cell ready to
output on UTO_OUT_DATA.
Ball Pin #
Pin Name
I/O
Type
Description
Table 4 - UTOPIA Bus Pins
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90520AG | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AV | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90520AG | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90520AG2 | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90528 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG2 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。