參數(shù)資料
型號(hào)： MT90520
廠商： Zarlink Semiconductor Inc.
英文描述： 8-Port Primary Rate Circuit Emulation AAL1 SAR
中文描述： 8端口基本速率電路仿真AAL1特區(qū)
文件頁(yè)數(shù)： 23/180頁(yè)
文件大?。?/td> 1736K
代理商： MT90520
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)當(dāng)前第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)
MT90520
Data Sheet
23
Zarlink Semiconductor Inc.
Ball Pin #
Pin Name
I/O
Type
Description
H2
UTO_IN_CLK
I/O
3.3 V CMOS
PD / 24 mA
Synchronization clock for data transfer on UTO_IN_DATA.
This clock can be output from an internal divider (equal to
MCLK/2) or input from an external source. (RxClk when
the MT90520 is in ATM mode; TxClk when the MT90520 is
in PHY mode.)
L4, J1, J2,
J3, K4
UTO_IN_ADD[4:0]
I
3.3 V CMOS
PD
Multi-PHY address signals. These address inputs are used
to poll the MT90520 and to select the next MPHY device to
receive data on UTO_IN_DATA. These signals are driven
from the ATM-end to the PHY-end, and only used when the
MT90520 is in PHY mode. (Inactive when the MT90520 is
in ATM mode; TxAddr when the MT90520 is in PHY
mode.)
H3, J4, G1,
G2, H4, G3,
F1, F2, H5,
G4, F3, E1,
E2, F4, D1,
E3
UTO_IN_DATA[15
:0]
I
3.3 V CMOS
PD
16-bit UTOPIA input bus for cell-based data. When in 8-bit
mode, only bits [7:0] are active. (RxData[15:0] when the
MT90520 is in ATM mode; TxData[15:0] when in PHY
mode.)
K5
UTO_IN_PAR
I
3.3 V CMOS
PD
Odd parity bit over UTO_IN_DATA[15:0]. When in 8-bit
mode, odd parity bit over UTO_IN_DATA[7:0]. (RxPrty
when the MT90520 is in ATM mode; TxPrty when in PHY
mode.)
K3
UTO_IN_SOC
I
3.3 V CMOS
PD
Start of Cell for UTO_IN_DATA. Active HIGH input signal
indicating the first word/byte of the cell being received.
(RxSOC when the MT90520 is in ATM mode; TxSOC when
in PHY mode.)
M4
UTO_IN_CLAVAT
M_ ENBPHY
I
3.3 V CMOS
PD
Handshake input for UTO_IN_DATA.
When the MT90520 is in ATM mode, this input is RxClav,
indicating that the PHY-end has a complete cell to transfer
on UTO_IN_DATA.
When the MT90520 is in PHY mode, this input is TxEnb*,
indicating that the ATM-end is transferring valid data on
UTO_IN_DATA.
H1
UTO_IN_ENBATM
_ CLAVPHY
O
3.3 V, 16 mA Handshake output for UTO_IN_DATA.
When the MT90520 is in ATM mode, this output is RxEnb*,
indicating that the MT90520 will begin to sample
UTO_IN_DATA and UTO_IN_SOC at the end of the next
clock cycle.
When the MT90520 is in PHY mode, this output is TxClav,
indicating that the MT90520 can accept a complete cell on
UTO_IN_DATA.
Table 4 - UTOPIA Bus Pins
相關(guān)PDF資料
PDF描述
MT90520AG 8-Port Primary Rate Circuit Emulation AAL1 SAR
MT9072 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT9072AB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT9072AV Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT90820 Large Digital Switch
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT90520AG 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90520AG2 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90528 制造商:ZARLINK 制造商全稱(chēng):Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR
MT90528AG 制造商:ZARLINK 制造商全稱(chēng):Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR
MT90528AG2 制造商:ZARLINK 制造商全稱(chēng):Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*