- 您現在的位置：買賣IC網 > PDF目錄359234 > MT90520 (Zarlink Semiconductor Inc.) 8-Port Primary Rate Circuit Emulation AAL1 SAR PDF資料下載
參數資料
| 型號： | MT90520 |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| 中文描述： | 8端口基本速率電路仿真AAL1特區(qū) |
| 文件頁數： | 167/180頁 |
| 文件大?。?/td> | 1736K |
| 代理商： | MT90520 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁當前第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
MT90520
Data Sheet
167
Zarlink Semiconductor Inc.
Figure 66 - UTOPIA Level 2 Interface Timing - PHY Mode - Outgoing Data (UTOPIA RX Bus)
Output Hold Time
- UTO_OUT_CLK rising to
(UTO_OUT_DATA[15:0] INVALID and
UTO_OUT_ENBATM_CLAVPHY,
UTO_OUT_SOC de-asserted)
t
URXH
1
1
ns
ns
C
L
= 40 pF; UTO_OUT_CLK < 52
MHz
C
L
= 80 pF; UTO_OUT_CLK < 33
MHz
Drive to High-Z
- UTO_OUT_CLK rising to
(UTO_OUT_ENBATM_CLAVPHY,
UTO_OUT_SOC, UTO_OUT_DATA[15:0]
HIGH-Z)
t
URXDZ
1
1
17.5
28.5
ns
ns
C
L
= 40 pF; UTO_OUT_CLK < 52
MHz
C
L
= 80 pF; UTO_OUT_CLK < 33
MHz
High-Z to Drive
- UTO_OUT_CLK rising and
(UTO_OUT_ENBATM_CLAVPHY,
UTO_OUT_SOC, UTO_OUT_DATA HIGH-Z)
to (UTO_OUT_ENBATM_CLAVPHY,
UTO_OUT_SOC, UTO_OUT_DATA[15:0])
change
Table 103 - UTOPIA Level 2 Interface Timing - PHY mode - Outgoing Data (UTOPIA RX Bus)
t
URXZX
1
1
ns
ns
C
L
= 40 pF; UTO_OUT_CLK < 52
MHz
C
L
= 80 pF; UTO_OUT_CLK < 33
MHz
Characteristic
Sym.
Min.
Typ.
Max.
Units
Test Conditions
V
TT
V
TT
V
TT
V
TT
N
1F
1F
M
N
N
N
V
TT
V
TT
UTO_OUT_CLK
UTO_OUT_ENBATM
_CLAVPHY
UTO_OUT_CLAVATM
_ENBPHY
UTO_OUT_SOC
1F
1F
1F
1F
1F
Note 1:
M is the address of the MT90520; N is the address of another PHY device, where N is
not
equal to M. An
address of 1Fh (31d) indicates a null PHY port.
t
URX2P
t
URX2L
t
URX2H
t
URXIS
t
URXIH
t
URXIH
t
URXIS
t
URXH
t
URXH
t
URXH
t
URXDZ
t
URXDZ
H2
H3
P23
P24
P1
X
H1
X
t
URXZX
t
URXZX
t
URXZX
UTO_OUT_ADDR[4:0]
See Note 1
UTO_OUT_DATA[15:0]
See Note 2
Note 2:
UTO_OUT_DATA is a 16-bit bus; therefore, P24 indicates the last cell payload word to be transmitted.
相關PDF資料 |
PDF描述 |
|---|---|
| MT90520AG | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AV | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90820 | Large Digital Switch |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MT90520AG | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90520AG2 | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90528 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG2 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
發(fā)布緊急采購，3分鐘左右您將得到回復。