- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9673 > AD9547BCPZ (Analog Devices Inc)IC CLOCK GEN/SYNCHRONIZR 64LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9547BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 98/104頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
| 產(chǎn)品變化通告： | AD9547 Mask Change 20/Oct/2010 |
| 標準包裝： | 1 |
| 類型： | 時鐘/頻率發(fā)生器，同步器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)，SONET/SDH，Stratum |
| 輸入： | CMOS，LVDS，LVPECL |
| 輸出： | CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 750kHz |
| 電源電壓： | 1.71 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤，CSP |
| 供應商設備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁當前第98頁第99頁第100頁第101頁第102頁第103頁第104頁
Data Sheet
AD9547
Rev. E | Page 93 of 104
STATUS READBACK (REGISTER 0x0D00 TO REGISTER 0x0D19)
All bits in Register 0x0D00 to Register 0x0D19 are read only. These registers are accessible during EEPROM transactions. Register 0x0D00 and
Register 0x0D01 require an IO_UPDATE (Register 0x0005 = 0x01) in order to reflect their latest status.
Table 134. EEPROM Status
Address
Bit
Bit Name
Description
0x0D00
[7:3]
Unused
Unused.
2
Fault detected
An error occurred while saving data to or loading data from the EEPROM.
1
Load in progress
The control logic sets this bit while data is beingread from the EEPROM.
0
Save in progress
The control logic sets this bit while data is beingwritten to the EEPROM.
Table 135. SYSCLK Status
Address
Bit
Bit Name
Description
0x0D01
[7:5]
Unused
Unused.
4
Stable
The control logic sets this bit when the device considers the system clock to be
stable (see the System Clock Stability Timer section).
[3:2]
Unused
Unused.
1
Cal in progress
The control logic holds this bit set while the system clock calibrationis in progress.
0
Lock detected
Indicates the status of the system clock PLL.
0 = unlocked.
1 = locked (or the PLL is disabled).
Register0x0D02to Register0x0D09—IRQ Monitor
If not masked via the IRQ mask register (Address 0x0209 to Address 0x0210), the appropriate IRQ monitor bit is set to a Logic 1 when the
indicated event occurs. These bits can only be cleared via the IRQ clearing register (Address 0x0A04 toAddress 0x0A0B), the reset all IRQs bit
(Register 0x0A03, Bit 1), or a device reset.
Table 136. IRQ Monitor for SYSCLK
Address
Bit
Bit Name
Description
0x0D02
[7:6]
Unused
Unused.
5
SYSCLK unlocked
Indicates a SYSCLK PLL state transition from lockedto unlocked.
4
SYSCLK locked
Indicates a SYSCLK PLL state transition from unlocked to locked.
[3:2]
Unused
Unused.
1
SYSCLK cal complete
Indicates that SYSCLK calibrationis complete.
0
SYSCLK cal started
Indicates that SYSCLK calibrationhas begun.
Table 137. IRQ Monitor for Distribution Sync, Watchdog Timer, and EEPROM
Address
Bit
Bit Name
Description
0x0D03
[7:4]
Unused
Unused.
3
Distributionsync
Indicates a distributionsync event.
2
Watchdog timer
Indicates expirationof the watchdog timer.
1
EEPROM fault
Indicates a fault during an EEPROM load or save operation.
0
EEPROM complete
Indicates successful completionof an EEPROM load or save operation.
Table 138. IRQ Monitor for the Digital PLL
Address
Bit
Bit Name
Description
0x0D04
7
Switching
Indicates that the DPLL is switching to a new reference.
6
Closed
Indicates that the DPLL has enteredclosed-loop operation.
5
Free run
Indicates that the DPLL has enteredfree-run mode.
4
Holdover
Indicates that the DPLL has enteredholdover mode.
3
Frequency unlocked
Indicates that the DPLL lost frequency lock.
2
Frequency locked
Indicates that the DPLL has acquired frequency lock.
1
Phase unlocked
Indicates that the DPLL lost phase lock.
0
Phase locked
Indicates that the DPLL has acquired phase lock.
相關PDF資料 |
PDF描述 |
|---|---|
| D38999/20MF11JN | CONN RCPT 11POS WALL MNT W/SCKT |
| AD9549ABCPZ | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
| ADN2814ACPZ | IC CLOCK/DATA RECOVERY 32LFCSP |
| SM802105UMG | IC SYNTHESIZER 2CH 24-QFN |
| SM802104UMG | IC SYNTHESIZER 2CH 24-QFN |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD9547BCPZ-REEL7 | 功能描述:IC CLOCK GEN/SYNCHRONIZR 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| AD9548 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad/Octal Input Network Clock Generator/Synchronizer |
| AD9548/PCBZ | 功能描述:BOARD EVAL FOR AD9548 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
| AD9548/PCBZ | 制造商:Analog Devices 功能描述:Clock Generator Evaluation Board |
| AD9548BCPZ | 功能描述:IC CLOCK GEN/SYNCHRONIZR 88LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:1 系列:- 類型:時鐘/頻率發(fā)生器，多路復用器 PLL:是 主要目的:存儲器，RDRAM 輸入:晶體 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:1:2 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:Digi-Reel® 其它名稱:296-6719-6 |
發(fā)布緊急采購，3分鐘左右您將得到回復。