- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45211 > MC68322FT16 (FREESCALE SEMICONDUCTOR INC) 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | MC68322FT16 |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數(shù)： | 15/283頁 |
| 文件大?。?/td> | 1602K |
| 代理商： | MC68322FT16 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁
Parallel Port Interface
9-12
MC68322 USER’S MANUAL
MOTOROLA
9.5 ERROR CYCLES
An example of an error cycle is when the user takes the printer off-line, a paper jam occurs,
or the printer runs out of paper. When any of these or other events occur, the printer runs
an error cycle to alert the host of a change in the operational status of the printer. An error
cycle consists of asserting the BUSY signal and changing the states of SELECT, PERROR,
and/or FAULT to reflect the error condition. This is done by manipulating the ERC bit in the
PPCR, which in turn triggers the PPI to set or clear bits in the PIER.
In compatibility mode, the software sets ERC to notify the PPI when an error cycle occurs.
This causes the PPI to immediately set the BSY1 bit in the PIER. After 1
s, the software
can set or clear the SEL, PER, or FLT bits in the PPIR, to indicate the error condition. After
the error condition is cleared, the software returns the SEL, PRR, and FLT to their normal
negated state. After 1
s, the software clears ERC, and the handshake logic concludes the
cycle by generating an ACK pulse and clearing BSY1.
If ERC is set and then STROBE is received from the host, then the handshake logic
performs the data transfer and data is still latched, but no acknowledge is generated until
ERC is cleared. In other words, the ERC bit prevents the handshake logic from generating
an ACK pulse and clearing BSY1. Instead, ACK1 and BSY1 remain set in the PPIR and the
transfer cycle is extended. As long as ERC remains set, BUSY remains high, and the
software can manipulate status lines to indicate the error condition. After the error condition
is cleared, the software returns the SEL, PER, and FLT bits in the PPIR to their normal
negated state. After 1
s the software clears ERC, and the handshake logic concludes the
cycle by generating an ACK pulse and clearing BSY1.
If ERC is set when the handshake logic is in the middle of a transfer, data is still latched, but
no acknowledge is generated until ERC is cleared. In other words, ERC prevents the
handshake logic from generating an ACK pulse and clearing BSY1. If ERC happens to be
set near the end of the cycle after the handshake logic has begun to generate an ACK pulse,
the hardware continues to produce the ACK pulse as normal. Setting ERC does not affect
an ACK pulse that is already active, but does prevent an ACK pulse that hasn’t yet started
(as described above). This behavior can result in two ACK pulses being generated while
BUSY is high. The first ACK is generated in response to STROBE and the second after ERC
is cleared. Figure 9-7 illustrates the timing diagram for an error cycle.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68331CFC20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP132 |
| MC68331CPV20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP144 |
| MC68331CFC25B1 | 32-BIT, 25 MHz, MICROCONTROLLER, PQFP132 |
| MC68331CPV16B1 | 32-BIT, 16 MHz, MICROCONTROLLER, PQFP144 |
| MC68331CPV20 | 32-BIT, 20.97 MHz, MICROCONTROLLER, PQFP144 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68322FT20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68322UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68328 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68328P | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68328UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
發(fā)布緊急采購，3分鐘左右您將得到回復。