- 您現在的位置：買賣IC網 > PDF目錄45211 > MC68322FT16 (FREESCALE SEMICONDUCTOR INC) 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 PDF資料下載
參數資料
| 型號： | MC68322FT16 |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數： | 254/283頁 |
| 文件大?。?/td> | 1602K |
| 代理商： | MC68322FT16 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁當前第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁
Interrupt and Exception Handling
MOTOROLA
MC68322 USER’S MANUAL
5-13
As an extreme illustration of these rules, consider the arrival of an interrupt during the
execution of a trap instruction while tracing is enabled. First, the trap exception is
processed, then the trace exception, and finally the interrupt exception. After the execution
of the instruction is complete and before the start of the next instruction, exception
processing for a trace begins and a copy of the internal status register is made. The
transition to supervisor mode is made and the T bit of the internal status register is turned
off, thus disabling further tracing. The vector number is generated to reference the trace
exception vector and the current internal program counter and the copy of the internal status
register are saved on the supervisor stack. The saved value of the internal program counter
is the address of the next instruction. Instruction execution commences at the address
contained in the trace exception vector.
5.4.2.7 ADDRESS ERROR. An address error exception occurs when the core attempts to
access a word or long-word operand or an instruction at an odd address. The bus cycle is
aborted and the core ceases current processing and begins exception processing. Likewise,
if an address error occurs during the exception processing for an address error (or reset) the
core is halted. A common example of address error generation is when the stack pointer is
pointing at an odd address.
5.4.2 Multiple Exceptions
When multiple exceptions occur simultaneously, they are processed according to a fixed
priority. Table 5-4 lists the exceptions, grouped by characteristics, with group 0 having the
highest priority. Within group 0, reset has the highest priority, followed by an address error.
Within group 1, trace has priority over external interrupts, which takes priority over illegal
instruction and privilege violation. Since only one instruction can be executed at a time, no
priority relationship applies within group 2.
The priority relationship between two exceptions determines which one is taken (or taken
first) if the conditions for both arise simultaneously. In another example, if an interrupt event
occurs during the execution of an instruction while the T bit in the internal status register is
asserted, the trace exception has priority and is processed first. However, before instruction
execution resumes, the interrupt exception is processed. As a general rule, the lower the
priority of an exception, the sooner the handler routine for that exception executes. This rule
does not apply to the reset exception. Its handler is executed first (even though it has the
highest priority) because the reset operation clears all other exceptions.
Table 5-4. Exception Grouping and Priority
GROUP
EXCEPTION
PROCESSING
0
Reset and Address Error
Exception Processing Begins Within Two Clock Cycles.
1
Trace, Interrupt, Illegal, and Privilege
Exception Processing Begins Before The Next Instruction.
2
trap, trapv, chk, and div
Exception Processing Is Started By Normal Instruction Execution.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關PDF資料 |
PDF描述 |
|---|---|
| MC68331CFC20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP132 |
| MC68331CPV20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP144 |
| MC68331CFC25B1 | 32-BIT, 25 MHz, MICROCONTROLLER, PQFP132 |
| MC68331CPV16B1 | 32-BIT, 16 MHz, MICROCONTROLLER, PQFP144 |
| MC68331CPV20 | 32-BIT, 20.97 MHz, MICROCONTROLLER, PQFP144 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MC68322FT20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC68322UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68328 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68328P | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68328UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
發(fā)布緊急采購，3分鐘左右您將得到回復。