- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377657 > LR4500 (LSI Corporation) Superscalar Microprocessor(超標(biāo)量微處理器) PDF資料下載
參數(shù)資料
| 型號： | LR4500 |
| 廠商： | LSI Corporation |
| 英文描述： | Superscalar Microprocessor(超標(biāo)量微處理器) |
| 中文描述： | 超標(biāo)量微處理器（超標(biāo)量微處理器） |
| 文件頁數(shù)： | 28/172頁 |
| 文件大小： | 1142K |
| 代理商： | LR4500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁
3-4
Programming Model
3.2 Memory Mapping
Figure 3.1
shows the physical memory map of the LR4500 reference
device, where the LR4500 is master of the Lbus and an Lbus device is
slave, and the physical memory map where an Lbus device is the Lbus
master and the LR4500 is slave. In both cases, address spaces are
linear 4-Gbyte spaces. Lbus master devices cannot access LR4500
internal memory-mapped registers.
Synchronous DRAM main memory that is interfaced to the LR4500 is
located at address space 0x0000 0000 through 0x03FF FFFF. The
LR4500 works as an Lbus slave device for this 64-Mbyte memory space.
There is no guarantee that memory devices exist in the entire
64-Mbyte area. Software, in the form of a setup/bootstrap utility or
equivalent must check installed memory size when the system is
initialized. The upper 192-Mbyte space is reserved as an extended main
memory area.
LR4500 internal registers for DRAM Controller and error reporting are
located in the Internal Registers area between addresses 0x1000 0000
and 0x10FF FFFF. These registers must be accessed through kseg1 the
uncached unmapped area. The virtual address for these registers is
0xB000 0000 through 0xB0FF FFFF.
Figure 3.1 LR4500 Master/Slave Memory Map
0x0000 0000
0x0400 0000
0x1000 0000
0xFFFF FFFF
Lbus Access Area
Internal Register Area
LR4500 Master Address Map
0x1100 0000
LR4500 Slave Address Map
0x0000 0000
0x0400 0000
0x1000 0000
0xFFFF FFFF
Lbus Access Area
Unusable Area
0x1100 0000
Lowest Order
Address
Highest Order
Address
Reserved Main Memory Area
Reserved Main Memory Area
DRAM Main Memory Area
DRAM Main Memory Area
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。