- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377657 > LR4500 (LSI Corporation) Superscalar Microprocessor(超標(biāo)量微處理器) PDF資料下載
參數(shù)資料
| 型號(hào)： | LR4500 |
| 廠商： | LSI Corporation |
| 英文描述： | Superscalar Microprocessor(超標(biāo)量微處理器) |
| 中文描述： | 超標(biāo)量微處理器（超標(biāo)量微處理器） |
| 文件頁數(shù)： | 33/172頁 |
| 文件大?。?/td> | 1142K |
| 代理商： | LR4500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當(dāng)前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁
System Configuration
3-9
SR0
Scratchpad RAM Mode Set-0
This bit enables and disables scratchpad RAM mode for
Set-0 of the D-cache. Setting the bit to 1 enables
scratchpad mode and clearing it to 0 disables scratchpad
mode.
4
SR1
Scratchpad RAM Mode Set-1
This bit enables and disables scratchpad RAM mode for
Set-1 of the D-cache. Setting the bit to 1 enables
scratchpad mode and clearing it to 0 disables scratchpad
mode.
3
IsC
Isolate Cache
This bit enables isolate cache mode. This means that
stores to the cache are not propagated to external
memory. Setting the bit to 1 enables the mode and
clearing the bit to 0 disables the mode.
2
TAG
Tag Test Mode
This bit enables and disables tag test mode, which is
used for cache maintenance. Setting the bit to 1 enables
the mode, which means that load and store operations
access the Tag RAMs and sample the tag bits Tag Data,
Hit, Write Back (D-cache only), and Valid. Clearing the bit
to 0 disables tag test mode. This bit is used when
IsC = 1.
1
INV
Invalidate Cache Mode
This bit enables and disables invalidate cache mode,
which is used for cache maintenance. Setting the bit to 1
enables the mode. Clearing the bit to 0 disables
invalidate cache mode. This bit is used with IsC = 1.
0
3.3.2 Lbus Controller Registers
The Lbus controller has three 32-bit registers that store information about
SCbus errors and interrupts. They are the SCbus Error Status Register,
the SCbus Error Address Register, and the External Vectored Interrupt
Register. You must access these registers through kseg1 Access to an
unused address causes an SCbus timeout error.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LRC1220LTC750.025R | Fractional Ohm |
| LRC | Fractional Ohm |
| LRC1220H | Fractional Ohm |
| LRC1220HTC1000.025R | Fractional Ohm |
| LRC1220HTC1000.05R | Fractional Ohm |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LR4-550 | 功能描述:可復(fù)位保險(xiǎn)絲 5.5A 20V 100A Imax RoHS:否 制造商:Bourns 電流額定值: 電阻:7.5 Ohms 最大直流電壓: 保持電流:0.1 A 安裝風(fēng)格:SMD/SMT 端接類型:SMD/SMT 跳閘電流:0.6 A 引線間隔: 系列:MF-PSHT 工作溫度范圍:- 40 C to + 125 C |
| LR4-550F | 功能描述:可復(fù)位保險(xiǎn)絲 5.5A 20V 100A Imax RoHS:否 制造商:Bourns 電流額定值: 電阻:7.5 Ohms 最大直流電壓: 保持電流:0.1 A 安裝風(fēng)格:SMD/SMT 端接類型:SMD/SMT 跳閘電流:0.6 A 引線間隔: 系列:MF-PSHT 工作溫度范圍:- 40 C to + 125 C |
| LR4-550R | 功能描述:可復(fù)位保險(xiǎn)絲 RoHS:否 制造商:Bourns 電流額定值: 電阻:7.5 Ohms 最大直流電壓: 保持電流:0.1 A 安裝風(fēng)格:SMD/SMT 端接類型:SMD/SMT 跳閘電流:0.6 A 引線間隔: 系列:MF-PSHT 工作溫度范圍:- 40 C to + 125 C |
| LR4-550R-2 | 功能描述:可復(fù)位保險(xiǎn)絲 LR4-550R-2 RoHS:否 制造商:Bourns 電流額定值: 電阻:7.5 Ohms 最大直流電壓: 保持電流:0.1 A 安裝風(fēng)格:SMD/SMT 端接類型:SMD/SMT 跳閘電流:0.6 A 引線間隔: 系列:MF-PSHT 工作溫度范圍:- 40 C to + 125 C |
| LR4-550RAF | 功能描述:可復(fù)位保險(xiǎn)絲 5.5A STRAP Polyswitch PTC RESET RoHS:否 制造商:Bourns 電流額定值: 電阻:7.5 Ohms 最大直流電壓: 保持電流:0.1 A 安裝風(fēng)格:SMD/SMT 端接類型:SMD/SMT 跳閘電流:0.6 A 引線間隔: 系列:MF-PSHT 工作溫度范圍:- 40 C to + 125 C |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。