- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378048 > PEB2255 (INFINEON TECHNOLOGIES AG) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號(hào)： | PEB2255 |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 115/374頁 |
| 文件大小： | 5064K |
| 代理商： | PEB2255 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁當(dāng)前第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁
PEB 2255
FALC-LH V1.3
Functional Description T1/J1
Data Sheet
115
2000-07
5.1.12
Receive Signaling Controller (T1/J1)
The signaling controller may be programmed to operate in various signaling modes. The
FALC
-LH performs the following signaling and data link methods.
5.1.12.1
HDLC/SDLC or LAPD Access
In case of common-channel signaling the signaling procedure HDLC/SDLC or LAPD
according to
Q
.
9
21 is supported. The signaling controller of the FALC
-LH performs the
FLAG detection, CRC checking, address comparison and zero bit-removing. The
received data flow and the address recognition features may be performed in very
flexible way, to satisfy almost any practical requirements. Depending on the selected
address mode, the FALC
-LH may perform a 1 or 2 byte address recognition. If a 2-byte
address field is selected, the high address byte is compared with the fixed value FEH or
FCH (group address) as well as with two individually programmable values in RAH1 and
RAH2 registers. According to the ISDN LAPD protocol, bit 1 of the high byte address is
interpreted as command/response bit (C/R) and is excluded from the address
comparison. Buffering of receive data is done in a 6
4
byte deep RFIFO.
In signaling controller transparent mode, fully transparent data reception without HDLC
framing is performed, i.e. without FLAG recognition, CRC checking or bit-stuffing. This
allows user specific protocol variations.
The FALC
-LH offers the flexibility to extract data during certain time slots. Any
combination of time slots may be programmed independently for the receive and
transmit direction.
5.1.12.2
CAS Bit-robbing (T1/J1, serial access mode)
The signaling information is carried in the LSB of every sixth frame for each time slot.
The signaling controller samples the bit stream on the receive system side.
The complete CAS multiframe is transmitted on pin RSIG. The signaling data is clocked
out with the working clock of the receive highway in conjunction with the receive
synchronization pulse (S
Y
PR). Data on RSIG is transmitted in the last
4
bits per time slot
and are time slot aligned to the data on RDO. In ESF format the A,B,C,D bits are placed
in the bit positions 5-
8
per time slot. In F12/72 format the A and B bits are repeated in
the C and D bit positions. The first
4
bits per time slot can be optionally fixed high or low.
The FS/DL time slot is transmitted on RDO and RSIG. During IDLE time slots no
signaling information is transmitted. Data on RSIG are only valid if the freeze signaling
status is inactive. With FMR1.SAIS an all ones may be transmitted on RDO and RSIG.
U
pdate of the receive signaling information is controlled by the freeze signaling status.
If signaling information is frozen updating of the registers RS1-16 is disabled. The freeze
signaling status is output on pin RFSP/FREE
Z
S and is generated, if:
FRS0.LFA/LMFA
=
1 or
FRS0.LOS
=
1 or
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PEB2256 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PEB2256E | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PEB2256HT | SPROM PROGRAMMER ZIF SOCKET |
| PEB22622 | SDSL One Chip Rate Adaptive Transceiver with Embedded Start-up |
| PEB22622F | SDSL One Chip Rate Adaptive Transceiver with Embedded Start-up |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PEB22554 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
| PEB22554-HT | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
| PEB22554HT-V1.1 | 制造商:Siemens 功能描述: |
| PEB22554HTV1.3 | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T/E RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| PEB2255H-V1.1 | 制造商:Siemens 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。