
PEB 2255
FALC-LH V1.3
Table of Contents
Page
Data Sheet
8
2000-07
1
1.1
1.2
1.3
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
8
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2
2.1
2.2
Pin Descriptions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
4
Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
4
Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3
3.1
3.2
3.3
3.3.1
3.3.1.1
3.3.1.2
3.3.1.3
3.3.2
Functional Description E1/T1/J1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
5
Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
5
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
6
Functional Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
7
Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
7
Mixed Byte/Word Access to the FIFOs . . . . . . . . . . . . . . . . . . . . . . .
4
7
FIFO Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
49
Interrupt Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Boundary Scan Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
4
4
.1
4
.1.1
4
.1.2
4
.1.3
4
.1.
4
4
.1.5
4
.1.6
4
.1.7
4
.1.
8
4
.1.
9
4
.1.10
4
.1.11
4
.1.12
4
.1.12.1
4
.1.12.2
4
.1.12.3
4
.1.12.
4
4
.2
4
.2.1
4
.3
4
.3.1
4
.3.1.1
4
.3.1.2
4
.3.1.3
Functional Description E1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
4
Receive Path in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
4
Receive Equalization Network (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Receive Line Attenuation Indication (E1) . . . . . . . . . . . . . . . . . . . . . . . . 55
Receive Clock and Data Recovery (E1) . . . . . . . . . . . . . . . . . . . . . . . . 55
Receive Line Coding (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Loss of Signal Detection (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Receive Jitter Attenuator (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
8
Jitter Tolerance (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Output Jitter (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Transmit Jitter Attenuator (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Framer/Synchronizer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Receive Elastic Buffer (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Receive Signaling Controller (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
HDLC or LAPD access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Sa bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Channel Associated Signaling CAS (E1, serial mode) . . . . . . . . . . . 66
Channel Associated Signaling CAS (E1,
μ
P access mode) . . . . . . . 6
8
System Interface in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
9
Time Slot Assigner (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Transmit Path in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Transmit Signaling Controller (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
HDLC or LAPD access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Sa bit Access (E1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Channel Associated Signaling CAS (E1, serial access mode) . . . . . 76