參數(shù)資料
型號: TMX320TCI6482ZTZA8
廠商: Texas Instruments, Inc.
元件分類: 數(shù)字信號處理
英文描述: Communications Infrastructure Digital Signal Processor
中文描述: 通信基礎(chǔ)設(shè)施的數(shù)字信號處理器
文件頁數(shù): 136/255頁
文件大?。?/td> 1893K
代理商: TMX320TCI6482ZTZA8
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁當(dāng)前第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁
www.ti.com
8.7.2
PLL1 Controller Memory Map
TMS320TCI6482
Communications Infrastructure Digital Signal Processor
SPRS246F–APRIL 2005–REVISED MAY 2007
The PLL lock time is the amount of time needed from when the PLL is taken out of reset (PLLRST = 1
with PLLEN = 0) to when to when the PLL controller can be switched to PLL mode (PLLEN = 1). The
PLL1 lock time is given in
Table 8-17
.
Table 8-17. PLL1 Stabilization, Lock, and Reset Times
MIN
150
TYP
MAX
UNIT
μ
s
ns
ns
PLL stabilization time
PLL lock time
PLL reset time
2000*C
(1)
128*C
(1)
(1)
C = CLKIN1 cycle time in ns. For example, when CLKIN1 frequency is 50 MHz, use C = 20 ns.
The memory map of the PLL1 controller is shown in
Table 8-18
. Note that only registers documented here
are accessible on the TMS320TCI6482. Other addresses in the PLL1 controller memory map should not
be modified.
Table 8-18. PLL1 Controller Registers (Including Reset Controller)
HEX ADDRESS RANGE
029A 0000 - 029A 00E3
029A 00E4
029A 00E8 - 029A 00FF
029A 0100
029A 0104
029A 0108
029A 010C
029A 0110
029A 0114
029A 0118
029A 011C
029A 0120
029A 0124
029A 0128
029A 012C
029A 0130
029A 0134
029A 0138
029A 013C
029A 0140
029A 0144
029A 0148
029A 014C
029A 0150
029A 0154
029A 0158
029A 015C
029A 0160
029A 0164
029A 0168 - 029B FFFF
ACRONYM
-
RSTYPE
-
PLLCTL
-
-
-
PLLM
PREDIV
-
-
-
-
-
-
-
-
PLLCMD
PLLSTAT
ALNCTL
DCHANGE
-
-
SYSTAT
-
-
-
PLLDIV4
PLLDIV5
-
REGISTER NAME
Reserved
Reset Type Status Register (Reset Controller)
Reserved
PLL Control Register
Reserved
Reserved
Reserved
PLL Multiplier Control Register
PLL Pre-Divider Control Register
Reserved
Reserved
Reserved
Reserved
Reserved
Reserved
Reserved
Reserved
PLL Controller Command Register
PLL Controller Status Register
PLL Controller Clock Align Control Register
PLLDIV Ratio Change Status Register
Reserved
Reserved
SYSCLK Status Register
Reserved
Reserved
Reserved
PLL Controller Divider 4 Register
PLL Controller Divider 5 Register
Reserved
C64x+ Peripheral Information and Electrical Specifications
136
Submit Documentation Feedback
相關(guān)PDF資料
PDF描述
TMX380SRAFNL Communications Interface
TMX70A2400AJDL Modem Controller
TMX99532NL MODEM
TMXF281553BAL-3C-DB Telecomm/Datacomm
TFRA28J133BAL-1 Transient Voltage Suppressor Diodes
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMX320TCI6616XCYP 制造商:Texas Instruments 功能描述:
TMX320VC33PGE 制造商:Texas Instruments 功能描述:
TMX320VC5401PGE50 制造商:Rochester Electronics LLC 功能描述:- Bulk
TMX320VC5402GGLL100 制造商:Rochester Electronics LLC 功能描述:- Bulk
TMX320VC5402GGU100 制造商:Rochester Electronics LLC 功能描述:- Bulk