- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365967 > TSB12LV01BPZ FPGA (Field-Programmable Gate Array) PDF資料下載
參數(shù)資料
| 型號： | TSB12LV01BPZ |
| 英文描述： | FPGA (Field-Programmable Gate Array) |
| 中文描述： | 總線控制器 |
| 文件頁數(shù)： | 34/106頁 |
| 文件大?。?/td> | 605K |
| 代理商： | TSB12LV01BPZ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
2
–
18
2.2.13
Header0 register must contain the isochronous header or the first quadlet of an asynchronous header if in
header insert mode. If not in header insert mode or if in receive mode, this register will be updated with the
received header. This register is write protected such that it cannot be written to unless automatic header
insert mode is enabled and DM is in transmit mode(i.e.,DMHDR=0 and DMRX=0). The power-up reset value
of this register =
0000_0000
’
h
Header0 Register at 38h
ISOCHRONOUS HEADER FOR QUADLET 0
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
29 30 31
28
PACKET DATA LENGTH
TAG
CHANNEL NUMBER
Tcode
Sync Bits
BIT
NUMBER
BIT NAME
FUNCTION
DIR
DESCRIPTION
0
–
15
PacketData-
Length
Packet data
length
R/W
Packet data length in bytes.
16
–
17
TAG
Tag field
R/W
The tag field provides a high-level label for the format
of the data carried by the isochronous packet.
18
–
23
ChannelNumber
Channel
number
R/W
Channel number field
24
–
27
Tcode
Transmission
code
R/W
Packet transaction code
28
–
31
Syncbits
Synchronization
code
R/W
An application-specific control field
ASYNCHRONOUS HEADER FOR QUADLET 0
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
29 30 31
28
Tlabel
Tcode
Priority
Speed
Rt
BIT
NUMBER
BIT NAME
FUNCTION
DIR
DESCRIPTION
0
–
13
RESERVED
RESERVED
14
–
15
Speed
Speed
R/W
Speed at which the Phy is to transmit a packet:
00 => S100
01 => S200
10 => S400
16
–
21
Tlabel
Transaction label
R/W
Transaction label
22
–
23
Rt
Retry code
R/W
The retry code specifies whether this packet is a retry
attempt and the retry protocol to be followed by the
destination node.
24
–
27
Tcode
Transaction code
R/W
The transaction code specifies the packet format and the
type of transaction that is to be performed.
28
–
31
Priority
Priority field
R/W
Priority code (applies only to the backplane Phy)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TSB12LV26-EP | 672-pin FineLine BGA |
| TSB12LV22PZP | OHCI-Lynx PCI-BASED IEEE 1394 HOST CONTROLLER |
| TSB12LV26PZ | OHCI-Lynx PCI-BASED IEEE 1394 HOST CONTROLLER |
| TSB14AA1 | FPGA (Field-Programmable Gate Array) |
| TSB14AA1I | FPGA (Field-Programmable Gate Array) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TSB12LV01BPZT | 功能描述:1394 接口集成電路 High Perf 1394 3.3V Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
| TSB12LV01BPZTG4 | 功能描述:1394 接口集成電路 High Perf 1394 3.3V Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
| TSB12LV01PZ | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TSB12LV21 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:IEEE 1394 LINK LAYER CONTROLLER |
| TSB12LV21A | 制造商:TI 制造商全稱:Texas Instruments 功能描述:IEEE 1394-1995 BUS TO PCI BUS INTERFACE |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。