- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382857 > ARM7TDMI (Electronic Theatre Controls, Inc.) general purpose 32-bit microprocessors PDF資料下載
參數(shù)資料
| 型號： | ARM7TDMI |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | general purpose 32-bit microprocessors |
| 中文描述： | 通用32位微處理器 |
| 文件頁數(shù)： | 196/268頁 |
| 文件大?。?/td> | 1289K |
| 代理商： | ARM7TDMI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁當(dāng)前第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁
Debug Interface
ARM7TDMI Data Sheet
ARM DDI 0029E
8-16
O
Scan chain 0
Scan chain 0 is intended primarily for inter-device testing (EXTEST), and testing the
core (INTEST). Scan chain 0 is selected via the SCAN_N instruction: see
·
8.8.2
SCAN_N (0010)
on page 8-10.
INTEST allows serial testing of the core. The TAP Controller must be placed in
INTEST mode after scan chain 0 has been selected. During CAPTURE-DR, the
current outputs from the core’s logic are captured in the output cells. During SHIFT-
DR, this captured data is shifted out while a new serial test pattern is scanned in, thus
applying known stimuli to the inputs. During RUN-TEST/IDLE, the core is clocked.
Normally, the TAP controller should only spend 1 cycle in RUN-TEST/IDLE. The whole
operation may then be repeated.
For details of the core’s clocks during test and debug, see
·
8.10 ARM7TDMI Core
Clocks
on page 8-18.
EXTEST allows inter-device testing, useful for verifying the connections between
devices on a circuit board. The TAP Controller must be placed in EXTEST mode after
scan chain 0 has been selected. During CAPTURE-DR, the current inputs to the core's
logic from the system are captured in the input cells. During SHIFT-DR, this captured
data is shifted out while a new serial test pattern is scanned in, thus applying known
values on the core’s outputs. During UPDATE-DR, the value shifted into the data bus
D[31:0]
scan cells appears on the outputs. For all other outputs, the value appears as
the data is shifted round. Note, during RUN-TEST/IDLE, the core is not clocked. The
operation may then be repeated.
Scan chain 1
The primary use for scan chain 1 is for debugging, although it can be used for EXTEST
on the data bus. Scan chain 1 is selected via the SCAN_N TAP Controller instruction.
Debugging is similar to INTEST, and the procedure described above for scan chain 0
should be followed.
Note that this scan chain is 33 bits long - 32 bits for the data value, plus the scan cell
on the
BREAKPT
core input. This 33rd bit serves four purposes:
1
Under normal INTEST test conditions, it allows a known value to be scanned
into the
BREAKPT
input.
2
During EXTEST test conditions, the value applied to the
BREAKPT
input from
the system can be captured.
3
While debugging, the value placed in the 33rd bit determines whether
ARM7TDMI synchronises back to system speed before executing the
instruction. See
·
8.12.5 System speed access
on page 8-25 for further
details.
4
After ARM7TDMI has entered debug state, the first time this bit is captured
and scanned out, its value tells the debugger whether the core entered debug
state due to a breakpoint (bit 33 LOW), or a watchpoint (bit 33 HIGH).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AS1431 | Precision Adjustable Shunt Reference |
| AS1431DR4LP13 | Precision Adjustable Shunt Reference |
| AS1431DR4LP7 | Precision Adjustable Shunt Reference |
| AS1431DR4LPA | Precision Adjustable Shunt Reference |
| AS1431DR4LPB | Precision Adjustable Shunt Reference |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ARM7TDMI_G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Technical Reference Manual |
| ARM7TDMI-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:周立功的中文ARM7TDI文檔 |
| ARM920T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:System-on-Chip Platform OS Processor |
| ARM940T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TECHNICAL REFERENCE MANUAL |
| ARM946E-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM946E-S Microprocessor Core with Cache technical manual 6/01 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。