- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17120 > DK-DEV-2AGX125N (Altera)KIT DEV ARRIA II GX FPGA 2AGX125 PDF資料下載
參數(shù)資料
| 型號： | DK-DEV-2AGX125N |
| 廠商： | Altera |
| 文件頁數(shù)： | 66/90頁 |
| 文件大?。?/td> | 0K |
| 描述： | KIT DEV ARRIA II GX FPGA 2AGX125 |
| 產(chǎn)品培訓(xùn)模塊： | Arria II GX FPGA Three Reasons to Use FPGA's in Industrial Designs |
| 特色產(chǎn)品： | Arria? II GX FPGA Development Kit |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | Arria II GX |
| 類型： | FPGA |
| 適用于相關(guān)產(chǎn)品： | EP2AGX125EF35 |
| 所含物品： | 板，線纜，CD，DVD，電源 |
| 產(chǎn)品目錄頁面： | 605 (CN2011-ZH PDF) |
| 相關(guān)產(chǎn)品： | 544-2599-5-ND - IC ARRIA II GX 125K 1152FBG 544-2598-5-ND - IC ARRIA II GX 125K 1152FBG 544-2597-5-ND - IC ARRIA II GX 125K 1152FBG |
| 其它名稱： | 544-2600 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當(dāng)前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁
Chapter 1: Device Datasheet for Arria II Devices
1–61
Switching Characteristics
December 2013
Altera Corporation
Periphery Performance
This section describes periphery performance, including high-speed I/O, external
memory interface, and IOE programmable delay.
I/O performance supports several system interfaces, for example the high-speed I/O
interface, external memory interface, and the PCI/PCI-X bus interface. I/O using
SSTL-18 Class I termination standard can achieve up to the stated DDR2 SDRAM
interfacing speed with typical DDR2 SDRAM memory interface setup. I/O using
general purpose I/O (GPIO) standards such as 3.0, 2.5, 1.8, or 1.5 LVTTL/LVCMOS
are capable of typical 200 MHz interfacing frequency with 10pF load.
1 Actual achievable frequency depends on design- and system-specific factors. You
should perform HSPICE/IBIS simulations based on your specific design and system
setup to determine the maximum achievable frequency in your system.
High-Speed I/O Specification
Table 1–53 lists the high-speed I/O timing for Arria II GX devices.
Table 1–53. High-Speed I/O Specifications for Arria II GX Devices (Part 1 of 4)
Symbol
Conditions
I3
C4
C5,I5
C6
Unit
Min
Max
Min
Max
Min
Max
Min
Max
Clock
fHSCLK_IN
(input clock
frequency)–Row
I/O
Clock boost
factor, W =
1 to 40 (1)
5
670
5
670
5
622
5
500
MHz
fHSCLK_IN
(input clock
frequency)–
Column I/O
Clock boost
factor, W =
1 to 40 (1)
5
500
5
500
5
472.5
5
472.5
MHz
fHSCLK_OUT
(output clock
frequency)–Row
I/O
—
5
670
5
670
5
622
5
500
MHz
fHSCLK_OUT
(output clock
frequency)–
Column I/O
—
5
500
5
500
5
472.5
5
472.5
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DK-V6-EMBD-G-J | DEV KIT EMBEDDED VIRTEX 6 |
| VE-J5V-EZ | CONVERTER MOD DC/DC 5.8V 25W |
| AP432AL-13 | IC VREF SHUNT PREC ADJ 8-SOP |
| GCC18DRTH-S13 | CONN EDGECARD 36POS .100 EXTEND |
| RCM15DRXS | CONN EDGECARD 30POS DIP .156 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DK-DEV-2AGX260N | 功能描述:可編程邏輯 IC 開發(fā)工具 FPGA Development Kit For EP2AGX260 RoHS:否 制造商:Altera Corporation 產(chǎn)品:Development Kits 類型:FPGA 工具用于評估:5CEFA7F3 接口類型: 工作電源電壓: |
| DK-DEV-3C120N | 功能描述:可編程邏輯 IC 開發(fā)工具 FPGA Development Kit For EP3C120F780 RoHS:否 制造商:Altera Corporation 產(chǎn)品:Development Kits 類型:FPGA 工具用于評估:5CEFA7F3 接口類型: 工作電源電壓: |
| DK-DEV-3CLS200N | 功能描述:可編程邏輯 IC 開發(fā)工具 FPGA Development Kit For EP3CLS200F780 RoHS:否 制造商:Altera Corporation 產(chǎn)品:Development Kits 類型:FPGA 工具用于評估:5CEFA7F3 接口類型: 工作電源電壓: |
| DK-DEV-3SL150N | 功能描述:可編程邏輯 IC 開發(fā)工具 FPGA Development Kit For EP3SL150F152 RoHS:否 制造商:Altera Corporation 產(chǎn)品:Development Kits 類型:FPGA 工具用于評估:5CEFA7F3 接口類型: 工作電源電壓: |
| DK-DEV-3SL150N/ES | 制造商:Altera Corporation 功能描述:KIT DEVELOPMENT STRATIX II ES |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。