參數(shù)資料
型號： EP2C20F256I6N
廠商： ALTERA CORP
元件分類： FPGA
英文描述： FPGA, 1196 CLBS, PBGA256
封裝： LEAD FREE, FBGA-256
文件頁數(shù)： 5/168頁
文件大?。?/td> 2206K
代理商： EP2C20F256I6N
5–12
Altera Corporation
Cyclone II Device Handbook, Volume 1
February 2008
DC Characteristics for Different Pin Types
Table 5–11 specifies the bus hold parameters for general I/O pins.
On-Chip Termination Specifications
Table 5–12 defines the specifications for internal termination resistance
tolerance when using series or differential on-chip termination.
Table 5–11. Bus Hold Parameters
Parameter
Conditions
VCCIO Level
Unit
1.8 V
2.5 V
3.3 V
Min
Max
Min
Max
Min
Max
Bus-hold low, sustaining
current
VIN >
VIL(maximum)
30
—
50
—
70
—
μA
Bus-hold high, sustaining
current
VIN <
VIL(minimum)
–30
—
–50
—
–70
—
μA
Bus-hold low, overdrive
current
0 V < VIN < VCCIO
—
200
—
300
—
500
μA
Bus-hold high, overdrive
current
0 V < VIN < VCCIO
—
–200
—
–300
—
–500
μA
Bus-hold trip point (2)
—
0.68
1.07
0.7
1.7
0.8
2.0
V
Notes to Table 5–11:
(1)
There is no specification for bus-hold at VCCIO = 1.5 V for the HSTL I/O standard.
(2)
The bus-hold trip points are based on calculated input voltages from the JEDEC standard.
Table 5–12. Series On-Chip Termination Specifications
Symbol
Description
Conditions
Resistance Tolerance
Commercial
Max
Industrial
Max
Extended/
Automotive
Temp Max
Unit
25-
Ω R
S
Internal series termination without
calibration (25-
Ω setting)
VCCIO = 3.3V
±30
±40
%
50-
Ω R
S
Internal series termination without
calibration (50-
Ω setting)
VCCIO = 2.5V
±30
±40
%
50-
Ω RS
Internal series termination without
calibration (50-
Ω setting)
VCCIO = 1.8V
±30 (1)
±40
±50
%
(1)
For commercial –8 devices, the tolerance is ±40%.
相關(guān)PDF資料
PDF描述
EP2SGX60CF780C3N FPGA, 60440 CLBS, 717 MHz, PBGA780
EP2SGX60CF780C3 FPGA, 60440 CLBS, 717 MHz, PBGA780
EP2SGX60CF780C4N FPGA, 60440 CLBS, 717 MHz, PBGA780
EP2SGX60CF780C4 FPGA, 60440 CLBS, 717 MHz, PBGA780
EP2SGX60CF780C5N FPGA, 60440 CLBS, 640 MHz, PBGA780
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP2C20F256I8 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone II 1172 LABs 152 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2C20F256I8GA 制造商:Altera Corporation 功能描述:
EP2C20F256I8N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone II 1172 LABs 152 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2C20F484C6 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone II 1172 LABs 315 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2C20F484C6N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone II 1172 LABs 315 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*