參數(shù)資料
型號(hào)： intel386 DX
廠商： Intel Corp.
英文描述： 32-Bit CHMOS Microprocessor With Integrated Memory Management(32位CHMOS 微處理器帶集成存儲(chǔ)管理)
中文描述： 32位CHMOS微處理器集成內(nèi)存管理（32位CHMOS微處理器帶集成存儲(chǔ)管理）
文件頁(yè)數(shù)： 4/139頁(yè)
文件大?。?/td> 1587K
代理商： INTEL386 DX
第1頁(yè)第2頁(yè)第3頁(yè)當(dāng)前第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)
CONTENTS
PAGE
5. FUNCTIONAL DATA
(Continued)
5.3. Bus Transfer Mechanism
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 67
5.3.1 Introduction
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 67
5.3.2 Memory and I/O Spaces
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 68
5.3.3 Memory and I/O Organization
ààààààààààààààààààààààààààààààààààààààààààààààààààà 69
5.3.4 Dynamic Data Bus Sizing
àààààààààààààààààààààààààààààààààààààààààààààààààààààààà 69
5.3.5 Interfacing with 32- and 16-bit Memories
ààààààààààààààààààààààààààààààààààààààààà 70
5.3.6 Operand Alignment
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 71
5.4 Bus Functional Description
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 71
5.4.1 Introduction
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 71
5.4.2 Address Pipelining
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 74
5.4.3 Read and Write Cycles
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 76
5.4.4 Interrupt Acknowledge (INTA) Cycles
àààààààààààààààààààààààààààààààààààààààààààà 87
5.4.5 Halt Indication Cycle
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 88
5.4.6 Shutdown Indication Cycle
ààààààààààààààààààààààààààààààààààààààààààààààààààààààà 89
5.5 Other Functional Descriptions
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 90
5.5.1 Entering and Exiting Hold Acknowledge
àààààààààààààààààààààààààààààààààààààààààà 90
5.5.2 Reset during Hold Acknowledge
ààààààààààààààààààààààààààààààààààààààààààààààààà 90
5.5.3 Bus Activity During and Following Reset
ààààààààààààààààààààààààààààààààààààààààà 90
5.6 Self-test Signature
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 92
5.7 Component and Revision Identifiers
ààààààààààààààààààààààààààààààààààààààààààààààààààà 92
5.8 Coprocessor Interface
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 94
5.8.1 Software Testing for Coprocessor Presence
ààààààààààààààààààààààààààààààààààààà 94
6. INSTRUCTION SET
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 95
6.1 Instruction Encoding and Clock Count Summary
ààààààààààààààààààààààààààààààààààààààà 95
6.2 Instruction Encoding Details
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 110
7. DESIGNING FOR ICE
TM
-386 DX EMULATOR USE
àààààààààààààààààààààààààààààààààààààà 117
8. MECHANICAL DATA
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 119
8.1 Introduction
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 119
8.2 Package Dimensions and Mounting
àààààààààààààààààààààààààààààààààààààààààààààààààà 119
8.3 Package Thermal Specification
àààààààààààààààààààààààààààààààààààààààààààààààààààààà 122
9. ELECTRICAL DATA
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 123
9.1 Introduction
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 123
9.2 Power and Grounding
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 123
9.3 Maximum Ratings
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 124
9.4 D.C. Specifications
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 124
9.5 A.C. Specifications
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 125
10. REVISION HISTORY
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 137
NOTE:
This is revision 011; This supercedes all previous revisions.
4
相關(guān)PDF資料
PDF描述
Intel386 EX Highly Integrated, 32-Bit, Fully Static Embedded Micropocessor(32位高集成完全靜態(tài)嵌入式微處理器)
INTEL386 SXSA 5-V 32-Bit Fully Static Embedded Microprocessor(5V，32位完全靜態(tài)嵌入式微處理器)
intel386 SX 32-Bit CPU With a 16-Bit External Data Bus And a 24-bit External Address Bus(帶16位內(nèi)部數(shù)據(jù)總線和24位內(nèi)部地址總線32位微處理器)
INTEL386 Intel386 EX Embedded Microprocessor
Intel387 dx DX Math Coprocessor(32位數(shù)學(xué)協(xié)處理器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
INTEL386SX 制造商:INTEL 制造商全稱(chēng):Intel Corporation 功能描述:MICROPROCESSOR
INTEL387 制造商:INTEL 制造商全稱(chēng):Intel Corporation 功能描述:Intel387TM SX MATH COPROCESSOR
INTEL387DX 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Intel387 DX - MATH COPROCESSOR
INTEL387SX 制造商:INTEL 制造商全稱(chēng):Intel Corporation 功能描述:Intel387 SX - MATH COPROCESSOR
INTEL387TMDX 制造商:INTEL 制造商全稱(chēng):Intel Corporation 功能描述:Intel387TM DX MATH COPROCESSOR
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*