- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377496 > intel386 DX (Intel Corp.) 32-Bit CHMOS Microprocessor With Integrated Memory Management(32位CHMOS 微處理器帶集成存儲(chǔ)管理) PDF資料下載
參數(shù)資料
| 型號(hào)： | intel386 DX |
| 廠商： | Intel Corp. |
| 英文描述： | 32-Bit CHMOS Microprocessor With Integrated Memory Management(32位CHMOS 微處理器帶集成存儲(chǔ)管理) |
| 中文描述： | 32位CHMOS微處理器集成內(nèi)存管理（32位CHMOS微處理器帶集成存儲(chǔ)管理） |
| 文件頁數(shù)： | 4/139頁 |
| 文件大小： | 1587K |
| 代理商： | INTEL386 DX |
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁
CONTENTS
PAGE
5. FUNCTIONAL DATA
(Continued)
5.3. Bus Transfer Mechanism
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 67
5.3.1 Introduction
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 67
5.3.2 Memory and I/O Spaces
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 68
5.3.3 Memory and I/O Organization
ààààààààààààààààààààààààààààààààààààààààààààààààààà 69
5.3.4 Dynamic Data Bus Sizing
àààààààààààààààààààààààààààààààààààààààààààààààààààààààà 69
5.3.5 Interfacing with 32- and 16-bit Memories
ààààààààààààààààààààààààààààààààààààààààà 70
5.3.6 Operand Alignment
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 71
5.4 Bus Functional Description
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 71
5.4.1 Introduction
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 71
5.4.2 Address Pipelining
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 74
5.4.3 Read and Write Cycles
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 76
5.4.4 Interrupt Acknowledge (INTA) Cycles
àààààààààààààààààààààààààààààààààààààààààààà 87
5.4.5 Halt Indication Cycle
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 88
5.4.6 Shutdown Indication Cycle
ààààààààààààààààààààààààààààààààààààààààààààààààààààààà 89
5.5 Other Functional Descriptions
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 90
5.5.1 Entering and Exiting Hold Acknowledge
àààààààààààààààààààààààààààààààààààààààààà 90
5.5.2 Reset during Hold Acknowledge
ààààààààààààààààààààààààààààààààààààààààààààààààà 90
5.5.3 Bus Activity During and Following Reset
ààààààààààààààààààààààààààààààààààààààààà 90
5.6 Self-test Signature
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 92
5.7 Component and Revision Identifiers
ààààààààààààààààààààààààààààààààààààààààààààààààààà 92
5.8 Coprocessor Interface
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 94
5.8.1 Software Testing for Coprocessor Presence
ààààààààààààààààààààààààààààààààààààà 94
6. INSTRUCTION SET
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 95
6.1 Instruction Encoding and Clock Count Summary
ààààààààààààààààààààààààààààààààààààààà 95
6.2 Instruction Encoding Details
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 110
7. DESIGNING FOR ICE
TM
-386 DX EMULATOR USE
àààààààààààààààààààààààààààààààààààààà 117
8. MECHANICAL DATA
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 119
8.1 Introduction
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 119
8.2 Package Dimensions and Mounting
àààààààààààààààààààààààààààààààààààààààààààààààààà 119
8.3 Package Thermal Specification
àààààààààààààààààààààààààààààààààààààààààààààààààààààà 122
9. ELECTRICAL DATA
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 123
9.1 Introduction
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 123
9.2 Power and Grounding
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 123
9.3 Maximum Ratings
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 124
9.4 D.C. Specifications
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 124
9.5 A.C. Specifications
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 125
10. REVISION HISTORY
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 137
NOTE:
This is revision 011; This supercedes all previous revisions.
4
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Intel386 EX | Highly Integrated, 32-Bit, Fully Static Embedded Micropocessor(32位高集成完全靜態(tài)嵌入式微處理器) |
| INTEL386 SXSA | 5-V 32-Bit Fully Static Embedded Microprocessor(5V，32位完全靜態(tài)嵌入式微處理器) |
| intel386 SX | 32-Bit CPU With a 16-Bit External Data Bus And a 24-bit External Address Bus(帶16位內(nèi)部數(shù)據(jù)總線和24位內(nèi)部地址總線32位微處理器) |
| INTEL386 | Intel386 EX Embedded Microprocessor |
| Intel387 dx | DX Math Coprocessor(32位數(shù)學(xué)協(xié)處理器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| INTEL386SX | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:MICROPROCESSOR |
| INTEL387 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel387TM SX MATH COPROCESSOR |
| INTEL387DX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Intel387 DX - MATH COPROCESSOR |
| INTEL387SX | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel387 SX - MATH COPROCESSOR |
| INTEL387TMDX | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel387TM DX MATH COPROCESSOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。