- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375989 > FW82371 (Intel Corp.) PCI-TO-ISA / IDE XCELERATOR PIIX4 PDF資料下載
參數(shù)資料
| 型號(hào)： | FW82371 |
| 廠商： | Intel Corp. |
| 英文描述： | PCI-TO-ISA / IDE XCELERATOR PIIX4 |
| 中文描述： | PCI到的ISA / IDE的XCELERATOR PIIX4 |
| 文件頁數(shù)： | 115/284頁 |
| 文件大?。?/td> | 1042K |
| 代理商： | FW82371 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁當(dāng)前第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
E
6.2.7.
82371AB (PIIX4)
115
4/9/97 2:23 PM PIIX4aDS
INTEL CONFIDENTIAL
(until publication date)
PRELIMINARY
PORTSC—PORT STATUS AND CONTROL REGISTER (IO)
I/O Address:
Base + (10
11h)
Base + (12
13h)
Port 1
0080h
Read/Write (WORD writeable only)
Default:
Access:
After a Power-up reset, Global reset, or Host Controller reset, the initial conditions of a port are: No device
connected, Port disabled, and the bus line status is 00 (single-ended zero). Note: If a device is attached, the port
state will transition to the attached state and system software will process this as with any status change
notification. It make take up to 64 USB bit times for the port transition to occur. If the Host Controller is in global
suspend mode, then, if any of bits [6,3,1] gets set, the Host Controller will signal a global resume. Refer to
Chapter 11 of the USB Specification for details on hub operation.
Bit
Description
15:13
Reserved.
Must be written as 0s when writing this register.
12
Suspend—R/W.
1=Port in suspend state. 0=Port not in suspend state. This bit should not be written
to a 1 if global suspend is active (bit 3=1 in the USBCMD register). Bit 2 and bit 12 of this register
define the hub states as follows:
Bits [12,2]
x0
01
11
Hub Port State
Disable
Enable
Suspend
When in suspend state, downstream propagation of data is blocked on this port, except for single-
ended 0 resets (global reset and port reset). The blocking occurs at the end of the current
transaction, if a transaction was in progress when this bit was written to 1. In the suspend state, the
port is sensitive to resume detection. Note that the bit status does not change until the port is
suspended and that there may be a delay in suspending a port if there is a transaction currently in
progress on the USB.
11
Over-current Indicator Change—R/WC.
1=A change from 1 to 0 has been detected on the Over-
current (OC[X]#) pin for this port. 0=No change has been detected. Software sets this bit to 0 by
writing a 1 to it.
10
Over-current Indicator—RO.
1=Overcurrent pin (OC[X]#) for this port is at logic 0 indicating over-
current condition. 0=Overcurrent pin for this port is at logic 1 indicating a normal condition.
If asserted, the corresponding port is disabled.
9
Port Reset—R/W
. 1=Port is in Reset. 0=Port is not in Reset. When in the Reset State, the port is
disabled and sends the USB Reset signaling. Note that host software must guarantee that the
RESET signaling is active for the proper amount of time as specified in the USB Specification.
8
Low Speed Device Attached—RO.
1=Low speed device is attached to this port. 0=Full speed
device. Writes have no effect.
7
Reserved—RO.
Always read as 1.
6
Resume Detect—R/W.
1=Resume detected/driven on port. 0=No resume (K-state) detected/driven
on port. Software sets this bit to a 1 to drive resume signaling. The Host Controller sets this bit to a 1
if a J-to-K transition is detected while the port is in the Suspend state. Note that when this bit is 1, a
K-state is driven on the port as long as this bit remains 1 and the port is still in suspend state. Writing
a 0 (from 1) causes the port to send a low speed EOP. This bit will remain a 1 until the EOP has
completed.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FW82801E | Intel 82801E Communications I/O Controller Hub (C-ICH) |
| FWB150 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB151 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB1510 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB152 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW82371EB | 制造商:Intel 功能描述:IC INTEL 82371EB 352BGA 制造商:Rochester Electronics LLC 功能描述: |
| FW82371EB S L37M | 制造商:Intel 功能描述:Embedded Processor 352-Pin BGA |
| FW82371EB SL37M | 制造商:Intel 功能描述: |
| FW82371MB | 制造商:Rochester Electronics LLC 功能描述:PCI-ISA BRIDGE, T&R, SPEC SL3CG - Bulk |
| FW82439HX | 制造商:Intel 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。