- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375989 > FW82371 (Intel Corp.) PCI-TO-ISA / IDE XCELERATOR PIIX4 PDF資料下載
參數(shù)資料
| 型號： | FW82371 |
| 廠商： | Intel Corp. |
| 英文描述： | PCI-TO-ISA / IDE XCELERATOR PIIX4 |
| 中文描述： | PCI到的ISA / IDE的XCELERATOR PIIX4 |
| 文件頁數(shù)： | 263/284頁 |
| 文件大小： | 1042K |
| 代理商： | FW82371 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁當前第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
E
11.5.2.
82371AB (PIIX4)
263
4/9/97 2:23 PM PIIX4aDS
INTEL CONFIDENTIAL
(until publication date)
PRELIMINARY
SMI# GENERATION EVENTS
Some of the events can also generate the ACPI compatible System Control Interrupt (SCI) or suspend state
resume events. The SMI# or SCI is selectable with the [SCI_EN] bit. When set to 1, these events generate an
SCI, if enabled. When reset, these events generate an SMI#, if enabled. See the “APIC Support” section for
additional details on ACPI and SCI. See the “Suspend/Resume and Power Plane Control” section for additional
details on system suspend and resume.
When an event generates an SMI# event, it sets a status bit. Status bits from various sources are combined
together (“ORed”) to create hierarchical status bits. The hierarchical status bits cannot be reset by software.
Their respective “children” status bits must all be cleared in order for them to clear.
PWRBTN# Asserted:
[PWRBTN_EN]
[PWRBTNOR_EN]
[PWRBTN_STS]
[PWRBTNOR_STS]
— The PWRBTN# input signal can be used to generate an SMI# upon its assertion. It contains
a 16-ms debounce circuit to filter out mechanical switch bounce. When asserted, it will set
the [PWRBTN_STS] bit after the 16-ms debounce. This will cause generation of an SMI# if
enabled. If the PWRBTN# signal is held active for greater than 4 seconds and Power Button
Override feature is enabled, the [PWRBTN_STS] bit is cleared, the [PWRBTNOR_STS] bit
is set, and PIIX4 will automatically transition the system into the Soft Off Suspend State (see
the “Suspend/Resume and Power Plane Control” section for more details on Soft Off
Suspend). This signal can also be used to generate an SCI or a suspend state resume
event.
LID Asserted:
[LID_EN]
[LID_STS]
—
Polarity Select:
[LID_POL]
— The LID signal, when asserted, sets the [LID_STS] bit after a 16-ms debounce, and when
enabled, generates an SMI#.
The assertion polarity can be controlled to allow system code
to
detect when LID signal transitions from low to high or high to low.
This signal can also be
used to generate an SCI or a suspend state resume event.
GPI1 Asserted:
[GPI_EN]
[GPI_STS]
— The GPI1 signal, when asserted LOW, will set the [GPI_STS] bit, and when enabled will
generate an SMI#. This signal can also be used to generate an SCI or a suspend state
resume event.
EXTSMI# Asserted:
[EXTSMI_EN]
[EXTSMI_STS]
— The EXTSMI# signal, when asserted, will set the [EXTSMI_STS] bit, and when enabled will
generate an SMI#. This signal can also be used to generate a suspend state resume event.
SMBus Events:
[ALERT_EN]
[SLV_EN]
[SHDW1_EN]
[SHDW2_EN]
[ALERT_STS]
[SLV_STS]
[SHDW1_STS]
[SHDW2_STS]
— The System Management Bus (SMBus) controller has various means to generate an SMI#.
These can also be used to generate a suspend state resume events.
See the “SMBus
Functional Description” section on page 265 for additional information.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FW82801E | Intel 82801E Communications I/O Controller Hub (C-ICH) |
| FWB150 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB151 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB1510 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB152 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW82371EB | 制造商:Intel 功能描述:IC INTEL 82371EB 352BGA 制造商:Rochester Electronics LLC 功能描述: |
| FW82371EB S L37M | 制造商:Intel 功能描述:Embedded Processor 352-Pin BGA |
| FW82371EB SL37M | 制造商:Intel 功能描述: |
| FW82371MB | 制造商:Rochester Electronics LLC 功能描述:PCI-ISA BRIDGE, T&R, SPEC SL3CG - Bulk |
| FW82439HX | 制造商:Intel 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。