- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375989 > FW82371 (Intel Corp.) PCI-TO-ISA / IDE XCELERATOR PIIX4 PDF資料下載
參數(shù)資料
| 型號： | FW82371 |
| 廠商： | Intel Corp. |
| 英文描述： | PCI-TO-ISA / IDE XCELERATOR PIIX4 |
| 中文描述： | PCI到的ISA / IDE的XCELERATOR PIIX4 |
| 文件頁數(shù)： | 161/284頁 |
| 文件大小： | 1042K |
| 代理商： | FW82371 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁當前第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
E
Read Transfers
82371AB (PIIX4)
161
4/9/97 2:23 PM PIIX4aDS
INTEL CONFIDENTIAL
(until publication date)
PRELIMINARY
Read transfers move data from ISA memory or the system DRAM, to an ISA I/O device. PIIX4 activates the
IOW# command and the appropriate DRAM and ISA Memory control signals to indicate a memory read. Data
steering is used to steer the data to the correct byte lane during these DMA transfers. When the cycle involves
DRAM, the PCI read transaction is initiated as soon as the DMA address is valid. When the memory is located
on the ISA Bus, a PCI cycle is not initiated.
Verify Transfer
Verify transfers are pseudo transfers. The DMA controller generates addresses as in normal read or write
transfers. However, PIIX4 does not activate the ISA memory and I/O control lines. Only the DACK lines will go
active. PIIX4 asserts the appropriate DACK signal for nine SYSCLKs. If Verify transfers are repeated during
Block or Demand DMA requests, each additional pseudo transfer will add eight SYSCLKs. The DACK lines will
not be toggled for repeated transfers.
NOTE
Verify transfers are not supported with type F DMA.
8.4.3.
DMA TIMINGS
ISA-Compatible timing is provided for ISA DMA slave devices that reside on add in cards. In addition, Type F
timing (three SYSCLK period) is provided for motherboard DMA slave and ISA DMA slaves. The Type F timing
(along with the 4-byte DMA buffer) is enabled by setting the MBDMAx[FAST] bit.
The repetition rate for ISA-Compatible DMA cycles is eight SYSCLK periods.
The type F cycles occur back to back at a minimum repetition rate of three SYSCLKs (360 ns min). The type F
cycles are always performed using the 4-byte DMA buffer.
When PIIX4 negates PHOLD# one clock after driving FRAME# asserted for a bus master IDE transaction or a
type F DMA transaction, and another transaction is pending which will cause PIIX4 to acquire the PCI bus, it will
drive PHOLD# asserted for the next transaction three clocks after TRDY# is driven negated for the current
transaction.
8.4.4.
DMA BUFFER FOR TYPE F TRANSFERS
The DMA buffer referred to above is a 4-byte buffer that is used to reduce the PCI utilization resulting from DMA
transfers by motherboard devices. The DMA buffer is always used in conjunction with the type F transfers. The
type F transfers and the use of the DMA buffer are invoked by setting the MBDMAx[FAST] register bit for the
appropriate channel. The 4-byte buffer and the type F timings may be used only when the DMA channel is
programmed to increment mode (not decrement), and cannot be used when the channel is programmed to
operate in block mode (single transfer mode and demand mode are legal).
8.4.5.
DREQ AND DACK# LATENCY CONTROL
The PIIX4 DMA arbiter maintains a minimum DREQ to DACK# latency on all DMA channels when programmed
in compatible mode. This is to support older devices such as the 8272A. The DREQs are delayed by eight
SYSCLKs prior to being seen by the arbiter logic. This delay guarantees a minimum 1
μ
sec DREQ to DACK#
latency. Software requests will not have this minimum request to DACK# latency. When programmed to operate
in
type
F
timing
mode
(by
setting
MBDMA[FAST]),
in effect.
the
eight
SYSCLK
latency
is
not
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FW82801E | Intel 82801E Communications I/O Controller Hub (C-ICH) |
| FWB150 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB151 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB1510 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB152 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW82371EB | 制造商:Intel 功能描述:IC INTEL 82371EB 352BGA 制造商:Rochester Electronics LLC 功能描述: |
| FW82371EB S L37M | 制造商:Intel 功能描述:Embedded Processor 352-Pin BGA |
| FW82371EB SL37M | 制造商:Intel 功能描述: |
| FW82371MB | 制造商:Rochester Electronics LLC 功能描述:PCI-ISA BRIDGE, T&R, SPEC SL3CG - Bulk |
| FW82439HX | 制造商:Intel 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。