- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375989 > FW82371 (Intel Corp.) PCI-TO-ISA / IDE XCELERATOR PIIX4 PDF資料下載
參數(shù)資料
| 型號： | FW82371 |
| 廠商： | Intel Corp. |
| 英文描述： | PCI-TO-ISA / IDE XCELERATOR PIIX4 |
| 中文描述： | PCI到的ISA / IDE的XCELERATOR PIIX4 |
| 文件頁數(shù)： | 129/284頁 |
| 文件大?。?/td> | 1042K |
| 代理商： | FW82371 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁當(dāng)前第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁
E
7.1.18.
82371AB (PIIX4)
129
4/9/97 2:23 PM PIIX4aDS
INTEL CONFIDENTIAL
(until publication date)
PRELIMINARY
DEVRESB—DEVICE RESOURCE B (FUNCTION 3)
Address Offset:
Default Value:
Attribute:
60–63h
00h
Read/Write
Bit
Description
31
Game Port EIO Enable (GAME_EIO_EN)—R/W.
1=Enable PCI bus decode for accesses to the
Game Port enabled decode ranges to be claimed by PIIX4 and forwarded to the ISA/EIO bus.
0=Disable. The GAME_EN bit must be set to enable this range.
30
Keyboard EIO Enable (KBC_EIO_EN)—R/W.
1=Enable PCI access to the keyboard controller
enabled I/O ranges (60h and 64h) to be claimed by PIIX4 and forwarded to the ISA/EIO bus.
0=Disable. The KBC_EN_DEV11 bit must be set to enable the decode.
29
Device 5 EIO Enable (EIO_EN_DEV5)—R/W.
1=Enable PCI access to the floppy disk controller
enabled I/O ranges selected by FDC_DEC_SEL field to be claimed by PIIX4 and forwarded to the
ISA/EIO bus. 0=Disable. The FDC_MON_EN bit must be set to enable the decode.
28
Floppy Disk Controller Decode Select (FDC_DEC_SEL)—R/W.
1=Secondary FDC Address
(370h–375h, 377h). 0=Primary FDC Address (3F0h–3F5h, 3F7h). This field selects the floppy disk
controller I/O range enabled with bit 3.
27
Reserved.
26:25
LPT Controller Decode Select (LPT_DEC_SEL)—R/W.
Selects the parallel port (device 8) I/O
range enabled with the LPT_MON_EN bit. This field is decoded as follows:
Bits[26:25]
LPT Decode
00
3BCh–3BFh, 7BCh–7BEh
01
378h–37Fh, 778h–77Ah
10
278h–27Fh, 678h–67Ah
11
Reserved
24
Microsoft Sound System EIO Enable (MSS_EIO_EN)—R/W.
1=Enable PCI bus decode for
accesses to the Microsoft Sound System enabled decode ranges (DEVRESA: Bits[7:9]) to be
claimed by PIIX4 and forwarded to the ISA/EIO bus. 0=Disable. The MSS_EN bit must be set to
enable this range.
23
Device 9 Generic Decode Chip-select (CS_EN_DEV9)—R/W.
1=Enable assertion of the
chip-select signal PCS0# for all accesses within the device 9 I/O decode range. 0=Disable.
The EIO_EN_DEV9 bit must also be set to enable this function.
22
Device 9
EIO Enable (EIO_EN_DEV9)—R/W.
1=Enable PCI access to the device 9 enabled I/O
range or embedded controller IO range to be claimed by PIIX4 and forwarded to the ISA/EIO bus.
0=Disable. The GDEC_MON_DEV9 bit or EC_EN_DEV9 bit must be set to enable the decode.
21
Device 9 Generic Decode Monitor Enable (GDEC_MON_DEV9)—R/W.
1=Enable PCI bus
decode for accesses to the I/O address range selected by the BASE_DEV9 and MASK_DEV9
fields. 0=Disable. The EIO enable bit, idle enable bit, or trap enable bit for device 4 must also be set
in order to enable these respective functions.
20
Midi EIO Enable (MIDI_EIO_EN)—R/W.
1=Enable PCI bus decode for accesses to the Midi
enabled decode ranges (DEVRESA: Bits[0:2]) to be claimed by PIIX4 and forwarded to the ISA/EIO
bus. 0=Disable. The MIDI_EN bit must be set to enable this range.
19:16
Device 9 Generic Decode Mask (MASK_DEV9)—R/W.
Specifies the 4-bit I/O base address mask
used to determine the IO address range size for device 9 accesses. MASK_DEV9 (bits[19:16])
correspond to AD[3:0]. A ‘1’ in a bit position indicates that the corresponding address bit is masked
(i.e. ignored) when performing the decode. Note that programming these bits to certain patterns
(such as ‘1001’) results in a split address range.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FW82801E | Intel 82801E Communications I/O Controller Hub (C-ICH) |
| FWB150 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB151 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB1510 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
| FWB152 | 1.5 AMP FAST RECOVERY BRIDGE RECTIFIERS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW82371EB | 制造商:Intel 功能描述:IC INTEL 82371EB 352BGA 制造商:Rochester Electronics LLC 功能描述: |
| FW82371EB S L37M | 制造商:Intel 功能描述:Embedded Processor 352-Pin BGA |
| FW82371EB SL37M | 制造商:Intel 功能描述: |
| FW82371MB | 制造商:Rochester Electronics LLC 功能描述:PCI-ISA BRIDGE, T&R, SPEC SL3CG - Bulk |
| FW82439HX | 制造商:Intel 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。